用于HDL环境的全局时钟处理程序对象制造技术

本公开涉及一种用于HDL环境的全局时钟处理程序对象。公开了用于硬件描述语言(HDL)环境中的全局时钟处理程序对象。HDL模块可包括一个或多个时钟语句。当计算机系统执行所述时钟语句时，可调用时钟处理程序对象。所述时钟处理程序对象可生成用于集成电路设计的一个或多个仿真功能块的仿真时钟信号。每个仿真时钟可被分配至单独的和唯一线程。时钟处理程序对象可以是被配置为管理集成电路设计的每个仿真时钟信号的单体对象。可由动态阵列中的时钟处理程序对象执行每个仿真时钟信号的生成和控制。所述动态阵列可包括为每个仿真时钟信号指定参数的元素。

【技术实现步骤摘要】

本专利技术涉及硬件描述语言(HDL)，更具体地说，涉及HDL环境中仿真时钟信号的生成和控制。
技术介绍
部分地由于用现代制造技术可获得的高集成度，集成电路设计变得非常复杂。按电路级乃至逻辑门级设计具有高集成度的复杂集成电路是不切实际的。因此，为了管理复杂的集成电路设计，已开发出了各种硬件描述语言(HDL)。HDL允许集成电路的高级描述。所述描述可以是计算机系统上可执行的用于仿真集成电路设计的软件代码形式。此外，HDL可用于已知为测试平台(testbench)的写模块，其可用于测试描述特定硬件的其他模块。典型的集成电路设计可包括多个不同的功能单元。例如，片上系统(SOC)设计可包括多个处理器核心、至少一个存储装置、图形处理单元、切换单元以及一个或多个接口电路。这些不同的功能单元中的每一个可由单独的HDL模块进行描述。更具体而言，每个HDL模块可由HDL代码的多个语句来描述，所述多个语句是功能单元的速记描述。这些语句可连同描述其内部操作的附加语句一起，指定功能块的输入和输出。许多这种功能单元可需要时钟信号。因此，每个相应的HDL模块可包括许多用参数(例如频率、开始时间、停止时间以及各种本文档来自技高网...

【技术保护点】
一种方法，包括：计算机系统在集成电路的仿真期间执行时钟处理程序语句；在计算机系统上执行的时钟处理程序对象响应于时钟处理程序语句的执行生成仿真时钟信号。

【技术特征摘要】
2011.10.14 US 13/274,0151.一种方法，包括计算机系统在集成电路的仿真期间执行时钟处理程序语句；在计算机系统上执行的时钟处理程序对象响应于时钟处理程序语句的执行生成仿真时钟信号。2.如权利要求1所述的方法，还包括将仿真时钟信号指定到硬件描述语言(HDL)模块的仿真时钟端口，其中HDL模块对应于一集成电路块。3.如权利要求1所述的方法，还包括时钟处理程序对象生成对应于仿真时钟信号的线程。4.如权利要求1所述的方法，还包括时钟处理程序对象设置仿真时钟信号的参数，其中所述参数包括时钟信号偏移。5.如权利要求4所述的方法，还包括时钟处理程序对象保持对应于仿真时钟信号和一个或多个附加仿真时钟信号的信息的动态阵列，其中动态阵列中的每个兀素包含关于仿真时钟信号和一个或多个附加仿真时钟信号之一的参数的信息。6.如权利要求5所述的方法，其中动态阵列中的每个元素包括指示对应的仿真时钟信号的周期的值。7.如权利要求1所述的方法，还包括测试平台模块进行HDL模块的测试，其中测试平台模块包括时钟处理程序语句。8.一种计算机系统，包括存储器电路，存储多个硬件描述语言(HDL)模块，其中所述多个HDL模块包括描述集成电路设计的一个或多个HDL模块，其中所述集成电路设计包括一个或多个功能块，每个功能块由多个HDL模块中对应的一个描述，并且所述一个或多个功能块中的每一个使用一个或多个时钟信号中的一个；处理器，被配置为基于多个HDL模块来仿真集成电路的操作，其中仿真集成电路的操作包括使用时钟处理程序生成一个或多个仿真时钟信号，其中时钟处理程序可执行以响应于时钟语句的执行而生成用于由对应HDL模块描述的对应功能块的对应仿真时钟信号。9.如权利要求8所述的计算机系统，其中所述处理器被配置为执行时钟处理程序以生成多个仿真时钟信号，每个仿真时钟信号对应于由多个HDL模块中的对应的一个描述的集成电路设计的多个功能块之一。10.如权利要求9所...

【专利技术属性】
技术研发人员：W·W·杨，C·R·费尔南多，
申请(专利权)人：苹果公司，
类型：发明
国别省市：