阵列基板及其制作方法、液晶显示面板和显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制作方法、液晶显示面板和显示装置，属于液晶显示领域。其中，所述阵列基板的源电极和漏电极位于不同层。该阵列基板的制作方法中，通过两次构图工艺分别形成位于不同层的源电极和漏电极。本发明专利技术的技术方案能够尽可能地减小源电极和漏电极之间的沟道长度，进而极大的提高了TFT的开启电流Ion。

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，特别是指一种阵列基板及其制作方法、液晶显示面板 和显示装置。
技术介绍
开启电流Im是TFT-1XD (薄膜晶体管-液晶显示器)中最重要的一个参数，其大 小直接影响TFT-LCD的显示品质。目前，由于TFT-LCD越来越向高刷新率、高分辨率发展， 这就要求TFT有比较高的开启电流Im。对于a-Si TFT，提高开启电流Im的主要方式是增 大沟道(channel)的宽长比(W/L)。现有技术中，源电极和漏电极位于同一层，通过一次构图工艺同时形成，由于受到 掩膜板关键尺寸精度的约束，现有工艺中沟道长度最小也只能做到3. 5um,如何减小沟道长 度已经成为提高Im的一个瓶颈。
技术实现思路
本专利技术要解决的技术问题是提供一种阵列基板及其制作方法、液晶显示面板和显 示装置，能够尽可能地减小源电极和漏电极之间的沟道长度，进而极大的提高了 TFT的开 启电流Im。为解决上述技术问题，本专利技术的实施例提供技术方案如下一方面，提供一种阵列基板，所述阵列基板的源电极和漏电极位于不同层。进一步地，上述方案中，所述源电极上形成有第一钝化层的图形，所述第一钝化层 的图形上形成有所述漏电极。进一步地，上述方案中，所述阵列基板具体包括基板；位于所述基板上的栅电极和栅线的图形；位于形成有所述栅电极和栅线的图形的基板上的栅绝缘层；位于所述栅绝缘层上的半导体有源层的图形；位于形成有所述半导体有源层的图形的基板上的源电极和数据线的图形；位于形成有所述源电极和数据线的图形的基板上的第一钝化层的图形；位于形成有所述第一钝化层的图形的基板上的欧姆接触层的图形；位于形成有所述欧姆接触层的图形的基板上的漏电极的图形；位于形成有所述漏电极的图形的基板上的第二钝化层的图形，所述第二钝化层的 图形包括有对应所述漏电极的像素电极过孔；位于形成有所述第二钝化层的图形的基板上的像素电极的图形，所述像素电极通 过所述像素电极过孔与所述漏电极连接。进一步地，上述方案中，所述漏电极上形成有第一钝化层的图形，所述第一钝化层 的图形上形成有所述源电极。进一步地，上述方案中，所述阵列基板具体包括基板；位于所述基板上的栅电极和栅线的图形；位于形成有所述栅电极和栅线的图形的基板上的栅绝缘层；位于所述栅绝缘层上的半导体有源层的图形；位于形成有所述半导体有源层的图形的基板上的漏电极的图形；位于形成有所述漏电极的图形的基板上的第一钝化层的图形；位于形成有所述第一钝化层的图形的基板上的欧姆接触层的图形；位于形成有所述欧姆接触层的图形的基板上的源电极和数据线的图形；位于形成有所述源电极和数据线的图形的基板上的第二钝化层的图形，所述第二钝化层的图形包括有对应所述漏电极的像素电极过孔；位于形成有所述第二钝化层的图形的基板上的像素电极的图形，所述像素电极通过所述像素电极过孔与所述漏电极连接。进一步地，上述方案中，所述栅金属层为采用Nd、Cr、W、T1、Ta、Mo、Al和Cu中的任一种或者其中至少两种金属的合金。进一步地，上述方案中，所述栅绝缘层为采用SiNx、Si02、Al203，AlN或树脂。进一步地，上述方案中，所述半导体有源层为采用a-Si。进一步地，上述方案中，所述源漏金属层为采用Nd、Cr、W、T1、Ta、Mo、Al和Cu中的任一种或者其中至少两种金属的合金。进一步地，上述方案中，所述第一钝化层为采用SiO2或SiNx,所述第二钝化层为采用 SiO2 或 SiNx。进一步地，上述方案中，所述欧姆接触层为采用n+a-Si。进一步地，上述方案中，所述透明导电层为采用ITO或ΙΖ0。本专利技术实施例还提供了一种液晶显示面板，包括如上所述的阵列基板。本专利技术实施例还提供了一种显示装置，包括如上所述的阵列基板。本专利技术实施例还提供了一种上述阵列基板的制作方法，通过两次构图工艺分别形成位于不同层的源电极和漏电极。进一步地，上述方案中，所述制作方法包括通过一次构图工艺 形成初始源电极的图形；在形成有所述源电极的图形的基板上、通过一次构图工艺形成第一钝化层的图形，并利用所述第一钝化层的图形对所述初始源电极进行刻蚀，形成源电极的图形；在形成有所述第一钝化层的图形的基板上、通过一次构图工艺形成漏电极的图形。进一步地,上述方案中,所述制作方法具体包括提供一基板，在所述基板上形成栅金属层，通过第一次构图工艺形成栅电极和栅线的图形；在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层，经过第二次构图工艺形成半导体有源层的图形；在经过第二次构图工艺的基板上形成源漏金属层，通过第三次构图工艺形成初始源电极和数据线的图形；在经过第三次构图工艺的基板上形成第一钝化层，通过第四次构图工艺形成第一 钝化层的图形，并利用所述第一钝化层的图形对所述初始源电极进行刻蚀，形成源电极的 图形；在形成有所述源电极的图形的基板上形成欧姆接触层，通过第五次构图工艺形成 欧姆接触层的图形；在经过第五次构图工艺的基板上形成源漏金属层，通过第六次构图工艺形成漏电 极的图形；在经过第六次构图工艺的基板上形成第二钝化层，通过第七次构图工艺形成第二 钝化层的图形，所述第二钝化层的图形包括有对应所述漏电极的像素电极过孔；在经过第七次构图工艺的基板上形成透明导电层，通过第八次构图工艺形成像素 电极的图形，所述像素电极通过所述像素电极过孔与所述漏电极连接。进一步地，上述方案中，所述制作方法包括通过一次构图工艺形成初始漏电极的图形；在形成有所述漏电极的图形的基板上、通过一次构图工艺形成第一钝化层的图 形，并利用所述第一钝化层的图形对所述初始漏电极进行刻蚀，形成漏电极的图形；在形成有所述第一钝化层的图形的基板上、通过一次构图工艺形成源电极的图形。进一步地，上述方案中，所述制作方法具体包括提供一基板，在所述基板上形成栅金属层，通过第一次构图工艺形成栅电极和栅 线的图形；在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层，经过第二次 构图工艺形成半导体有源层的图形；在经过第二次构图工艺的基板上形成源漏金属层，通过第三次构图工艺形成初始 漏电极的图形；在经过第三次构图工艺的基板上形成第一钝化层，通过第四次构图工艺形成第一 钝化层的图形，并利用所述第一钝化层的图形对所述初始漏电极进行刻蚀，形成漏电极的 图形；在形成有所述漏电极的图形的基板上形成欧姆接触层，通过第五次构图工艺形成 欧姆接触层的图形；在经过第五次构图工艺的基板上形成源漏金属层，通过第六次构图工艺形成源电 极和数据线的图形；在经过第六次构图工艺的基板上形成第二钝化层，通过第七次构图工艺形成第二 钝化层的图形，所述第二钝化层的图形包括有对应所述漏电极的像素电极过孔；在经过第七次构图工艺的基板上形成透明导电层，通过第八次构图工艺形成像素 电极的图形，所述像素电极通过所述像素电极过孔与所述漏电极连接。本专利技术的实施例具有以下有益效果上述方案中，通过两次构图工艺分别形成源电极和漏电极，源电极和漏电极位于 不同层，从而能够尽可能地减小源电极和漏电极之间的距离，从而尽可能地减小源电极和漏电极之间的沟道长度，进而极大的提高了 TFT的开启电流I 。附图说明图1为现有技术中的阵列基板的结构示意图2为本专利技术实施例一经过第一次构图工艺的基板的结构示意图3为本专利技术实施例一形成栅绝缘层后的本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板的源电极和漏电极位于不同层。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板的源电极和漏电极位于不同层。2.根据权利要求1所述的阵列基板，其特征在于，所述源电极上形成有第一钝化层的图形，所述第一钝化层的图形上形成有所述漏电极。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板具体包括基板；位于所述基板上的栅电极和栅线的图形；位于形成有所述栅电极和栅线的图形的基板上的栅绝缘层；位于所述栅绝缘层上的半导体有源层的图形；位于形成有所述半导体有源层的图形的基板上的源电极和数据线的图形；位于形成有所述源电极和数据线的图形的基板上的第一钝化层的图形；位于形成有所述第一钝化层的图形的基板上的欧姆接触层的图形；位于形成有所述欧姆接触层的图形的基板上的漏电极的图形；位于形成有所述漏电极的图形的基板上的第二钝化层的图形，所述第二钝化层的图形包括有对应所述漏电极的像素电极过孔；位于形成有所述第二钝化层的图形的基板上的像素电极的图形，所述像素电极通过所述像素电极过孔与所述漏电极连接。4.根据权利要求1所述的阵列基板，其特征在于，所述漏电极上形成有第一钝化层的图形，所述第一钝化层的图形上形成有所述源电极。5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板具体包括基板；位于所述基板上的栅电极和栅线的图形；位于形成有所述栅电极和栅线的图形的基板上的栅绝缘层；位于所述栅绝缘层上的半导体有源层的图形；位于形成有所述半导体有源层的图形的基板上的漏电极的图形；位于形成有所述漏电极的图形的基板上的第一钝化层的图形；位于形成有所述第一钝化层的图形的基板上的欧姆接触层的图形；位于形成有所述欧姆接触层的图形的基板上的源电极和数据线的图形；位于形成有所述源电极和数据线的图形的基板上的第二钝化层的图形，所述第二钝化层的图形包括有对应所述漏电极的像素电极过孔；位于形成有所述第二钝化层的图形的基板上的像素电极的图形，所述像素电极通过所述像素电极过孔与所述漏电极连接。6.根据权利要求3或5所述的阵列基板，其特征在于，所述栅金属层为采用Nd、Cr、W、T1、Ta、Mo、Al和Cu中的任一种或者其中至少两种金属的合金。7.根据权利要求3或5所述的阵列基板，其特征在于，所述栅绝缘层为采用SiNx、Si02、Al2O3, AlN 或树脂。8.根据权利要求3或5所述的阵列基板，其特征在于，所述半导体有源层为采用a-Si。9.根据权利要求3或5所述的阵列基板，其特征在于，所述源漏金属层为采用Nd、Cr、W、T1、Ta、Mo、Al和Cu中的任一种或者其中至少两种金属的合金。10.根据权利要求3或5所述的阵列基板，其特征在于，所述第一钝化层为采用SiO2或SiNx，所述第二钝化层为采用SiO2或SiNx。11.根据权利要求3或5所述的阵列基板，其特征在于，所述欧姆接触层为采用n+a-Siο12.根据权利要求3或5所述的阵列基板，其特征在于，所述透明导电层为采用ITO或ΙΖ0。13.一种液晶显示面板，其特征在于，包括如权利要求1-12中任一项所述的阵列基板。14.一种显示装置，其特征在于，包括如权利要求1-12中任一项所述的阵列基板。15.一种如权利要求1-12中任一项所述的阵列基板的制作方法，其特征在于，通过两次构图工...

【专利技术属性】
技术研发人员：张春芳，金熙哲，魏燕，徐超，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：