【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
由于在国内外期刊、会议论文、著作等中对集成电路逻辑优化并行处理中的任务 调度的研究几乎是没有出现过的，因此就需要在研究并行处理调度算法和逻辑优化两个领 域的基础上，结合逻辑优化中的特点，形成适用于逻辑优化的并行处理调度算法。随着EDA的发展，集成电路的逻辑函数变量数及状态数越来越多，而传统的逻辑 函数化简方法，比如公式法、卡诺图法，已不再能满足优化集成电路的工作。公式法的不直 观，导致难以确定化简思路和判定函数是否最简；而卡诺图法虽较比较直观，但它只是比 较适合五个以下变量的函数，是以画图为基础的，因此不便于计算机的实现。近几年，随着 VLSI芯片集成度的大大提高，一些优化方法被相继提出，其中具有代表性的算法大致可以 分为两类一类是先对最小项集合进行化简，从而获得本源蕴涵项(prime implicant)集 合，然后再进行求解最小覆盖。另一类则不必求出全部实质蕴涵项，而是直接构建函数的最 小覆盖。在逻辑问题研究领域中，美国加里福尼亚大学伯克利分校的Brayton与日本九州 (Kyushu)大学的Sasao的研究是极具代表性的,而...
【技术保护点】
一种集成电路逻辑优化并行处理方法，其特征是：包括：（1）并行处理在逻辑优化中所处的位置：将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理；（2）所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优先调度处理时间较长的逻辑；具体的步骤如下：（a）对于划分过的多输入多输出逻辑，先考虑逻辑规模的影响对多个逻辑进行处理，也就是根据各个多输入单输出逻辑的规模，即多输入单输出逻辑中蕴涵项的数量numi，对这些多输入单...
【技术特征摘要】
1.一种集成电路逻辑优化并行处理方法，其特征是包括 (1)并行处理在逻辑优化中所处的位置将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理； (2)所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优...
【专利技术属性】
技术研发人员：邱建林，陈建平，顾翔，陈莉，潘阳，杨娜，
申请(专利权)人：南通大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。