具有较少等离子体损害的集成电路制作方法技术

本发明专利技术公开了一种具有较少等离子体损害的集成电路制作方法，包括：提供一基底；形成一结构层于基底上；及形成一光致抗蚀剂层于结构层上；对结构层进行一蚀刻工艺，其中光致抗蚀剂层具导电性，以减少蚀刻工艺中的等离子体损害。

【技术实现步骤摘要】

本专利技术涉及ー种集成电路的エ艺，尤其涉及ー种具有较少等离子体损害的集成电路的エ艺。
技术介绍
为制造集成电路，单晶硅晶片经过多个物理和化学处理，以定义集成电路的结构。特别是，为定义次微米技术的电子元件，等离子体蚀刻技术广泛的被使用，以蚀刻导电材料或介电材料的薄膜。图1A-图1C掲示已知的等离子体蚀刻技术，请參照图1A，部分的晶片100包括半导体材料的基底102和位于基底102顶部的结构层104。结构层104可例如是介电材料层、多晶硅层或金属层，上述结构层104将以等离子体蚀刻进行图案化。请參照图1B，一掩模层106形成在结构层104上，以保护不要移除的部分。掩模层106包括例如光致抗蚀剂等已知的材料。请參照图1C，在进行等离子体蚀刻后，得到一定义层108。请參照图2，在进行等离子体蚀刻的过程中，等量的正离子和电子被导引朝向晶片100，然而，会有两个机制对晶片100的特定区域造成等离子体202损害等离子体202均匀性不佳和高电场，造成较正电荷多的负电荷到达晶片100的特定区域，在其它区域则有相反的特征。腔室204中等离子体202的高电场会导致要进行蚀刻的结构层104上的正电荷206召回结构层104下基底102(被基座208支撑)的电子，因此使元件的结构层104被电流和电场通过。当电子元件的薄氧化层被电流穿过，会对其造成损害，改变其特性，且会对元件的功能造成问题，或会对元件的可靠度造成影响。特别是，当半导体尺寸变的更小，且栅极氧化物变的更薄，等离子体202损害会变的更严重
技术实现思路
根据上述，本专利技术提供ー种，包括提供一基底；形成ー结构层于基底上；形成ー导电光致抗蚀剂层于结构层上，其中导电光致抗蚀剂层于一光致抗蚀剂材料中掺杂导电高分子形成；及对结构层进行ー蚀刻エ艺。本专利技术提供ー种，包括提供一基底；形成ー结构层于基底上；及形成一光致抗蚀剂层于结构层上；对结构层进行ー蚀刻エ艺，其中光致抗蚀剂层具导电性，以减少蚀刻エ艺中的等离子体损害。本专利技术以导电光致抗蚀剂层作为掩模，蚀刻一结构层的方法具有许多优点，例如第一，本专利技术导电光致抗蚀剂层可通过于一般的光致抗蚀剂层中掺杂导电高分子形成，其为简易的エ艺，且可与标准的集成电路エ艺整合。第二，导电光致抗蚀剂层的结构与传统光致抗蚀剂层的结构相似，因此其可以等离子体灰化工艺移除。第三，本专利技术以导电光致抗蚀剂层作为掩模蚀刻ー结构层的方法可減少蚀刻エ艺的损害。为让本专利技术的特征能更明显易懂，下文特举实施例，并配合附图，作详细说明如下附图说明图1A-图1C显示公知等离子体蚀刻エ艺的剖面图。图2显示一等离子体蚀刻エ艺室的示意图。图3A-图3B显示本专利技术ー实施例等离子体蚀刻エ艺的剖面图。图4显示一等离子体蚀刻エ艺室的示意图。图5显示本专利技术ー实施例形成导电光致抗蚀剂层的示意图。·上述附图中的附图标记说明如下100 晶片；102 基底；104 结构层；106 掩模层；108 定义层；202 等离子体；204 腔室；206 正电荷；208 基座；301 晶片；302 基底；304 结构层；306 光致抗蚀剂掩模层；310 基座；312 腔室；314 线圈；406 光致抗蚀剂掩模层；408 导电高分子材料。具体实施例方式以下详细讨论实施本专利技术的实施例。可以理解的是，实施例提供许多可应用的专利技术概念，其可以较广的变化实施。所讨论的特定实施例仅用来掲示使用实施例的特定方法，而不用来限定掲示的范畴。以下内文中的“ー实施例”是指与本专利技术至少ー实施例相关的特定图样、结构或特征。因此，以下“在一实施例中”的叙述并不是指同一实施例。另外，在一或多个实施例中的特定图样、结构或特征可以适当的方式结合。值得注意的是，本说明书的附图并未按照比例绘示，其仅用来掲示本专利技术。图3A概要性的掲示一晶片301，包括单晶硅的基底302，且基底302上包括要进行蚀刻的结构层304。要进行蚀刻的结构层304包括氧化硅、氮化硅、硼磷硅玻璃(BPSG)、夕卜延或半导体エ艺中要进行蚀刻的其它层。一光致抗蚀剂掩模层306形成在结构层304的顶部。请參照图3B，元件进行等离子体蚀刻，以定义结构层304的几何形状，且后续移除光致抗蚀剂掩模层306。请參照图4，在蚀刻エ艺中，晶片301放置在一隔离的腔室312中，以线圈314产生等离子体，其中等离子体包括电子和正离子。光致抗蚀剂掩模层306具导电性，且其允许光致抗蚀剂掩模层306顶部的电子移动，且可与到达结构层304表面的正电荷再结合，以避免形成会对电子元件造成损害的寄生电流，因此其可避免等离子体损害。换句话说，光致抗蚀剂掩模层306可被极化成保护结构层304及/或其下基底302 (以ー基座310支撑)的遮蔽层，防止结构层及/或其下基底被等离子体的电场损害。在ー实施例中，导电的光致抗蚀剂掩模层306可以通过添加导电聚合物(conductive polymer)于光致抗蚀剂中形成，其中导电聚合物可以为反式聚こ炔(trans polyacetylene)、聚噻吩(Polythiophene)、聚异硫印化合物(Polyisothianaphthene)、聚苯胺(polyaniline)、聚对苯撑こ烯(Polyparaphenylene)、聚地苯撑こ烯基 poly-(para-phenylene vinylene)或聚咔唑(polycarbazole)。根据本专利技术图5掲示的实施例，首先形成一由非导电材料(例如光致抗蚀剂材料)组成的光致抗蚀剂掩模层406。后续，在等离子体蚀刻步骤之前，将ー导电高分子材料408 (conductive polymer material)掺杂入光致抗蚀剂掩模层406,用作离子陷讲，以减少蚀刻エ艺中的等离子体损害。在ー范例中，掺杂导电高分子材料是与进行等离子体蚀刻同一腔室(chamber)进行,其压カ小于一大气压(例如为10 IOOOmTorr),气体流量为10 400sccm。另外，在本专利技术另ー实施例中，掺杂导电高分子材料408可与进行等离子体蚀刻于不同腔室进行。 上述制作电子元件的エ艺特征已于以上叙述详细说明，特别是本专利技术可通过允许蚀刻エ艺中分离电荷再结合，以减少或排除来自等离子体的损害。另外，本专利技术对于要蚀刻的结构层304是用来定义集成电路构件间的电连接层特别有利，例如金属化层，然而，本专利技术亦可用于隔离层或半导体材料的区域，其中上述特征制作于基底302的顶部或属于基底302本身。此外，结构层304可以是栅极层或其下的栅极氧化层。本专利技术以导电光致抗蚀剂层作为掩模，蚀刻一结构层的方法具有许多优点，例如第一，本专利技术导电光致抗蚀剂层可通过于一般的光致抗蚀剂层中掺杂导电高分子形成，其为简易的エ艺，且可与标准的集成电路エ艺整合。第二，导电光致抗蚀剂层的结构与传统光致抗蚀剂层的结构相似，因此其可以等离子体灰化工艺移除。第三，本专利技术以导电光致抗蚀剂层作为掩模蚀刻ー结构层的方法可減少蚀刻エ艺的损害。虽然本专利技术已以较佳实施例专利技术如上，然其并非用以限定本专利技术，任何所属领域普通技术人员，在不脱离本专利技术的精神和范围内，当可作些许的更动与润饰，因此本专利技术的保护范围当视所附的权利要求所界定的范围为准。本文档来自技高网...

【技术保护点】
一种具有较少等离子体损害的集成电路制作方法，其特征在于，包括：提供一基底；形成一结构层于该基底上；形成一导电光致抗蚀剂层于该结构层上，该导电光致抗蚀剂层于一光致抗蚀剂材料中掺杂导电高分子形成；及对该结构层进行一蚀刻工艺。

【技术特征摘要】
2011.09.22 US 13/240,9451.一种具有较少等离子体损害的集成电路制作方法，其特征在于，包括提供一基底；形成一结构层于该基底上；形成一导电光致抗蚀剂层于该结构层上，该导电光致抗蚀剂层于一光致抗蚀剂材料中掺杂导电高分子形成；及对该结构层进行一蚀刻工艺。2.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该导电高分子包括反式聚乙炔(trans polyacetylene)、聚噻吩(Polythiophene)、 聚异硫印化合物(Polyisothianaphthene)、聚苯胺(polyaniline)、聚对苯撑乙烯 (Polyparaphenylene)、聚地苯撑乙烯基 poly- (para-phenylene vinylene)或聚咔唑 (polycarbazole)。3.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在同一工艺室中进行。4.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该光致抗蚀剂材料中掺杂导电高分子和该蚀刻工艺在不同工艺室中进行。5.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的压力为10 IOOOmTorr。6.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该蚀刻工艺的气体流量为10 400sccm。7.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，特征在于该结构层是金属化层。8.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其特征在于该结构层是隔离层。9.根据权利要求1所述的具有较少等离子体损害的集成电路制作方法，其中该结构层是栅极层。10.一种具有较少等离子体损害的集成电路制...

【专利技术属性】
技术研发人员：章正欣，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：