【技术实现步骤摘要】
本专利技术涉及可编程视觉芯片、并行视觉图像处理器、人工神经网络等视觉图像处理
，尤其涉及一种用于高速视觉图像特征提取和特征识别的、可动态重构为自组织映射神经网络的可动态重构的多级并行单指令多数据阵列处理系统。
技术介绍
传统的视觉图像处理系统包括分立的摄像头和通用处理器(或数字信号处理器(DSP))，摄像头使用图像传感器获取图像，并在通用处理器或DSP中利用软件对图像进行处理。由于在通用处理器或DSP中利用软件对图像进行处理往往是逐个像素串行进行的，存在串行处理的瓶颈，因此传统的视觉图像系统一般只能达到30帧/秒的速度，远远无法满足高速实时性需求，比如某些工业控制系统中经常要求1000帧/秒的速度。而视觉芯片和并行视觉处理器的出现有效满足了高速实时处理的需求，其中视觉芯片是在单一芯片上同时集成有图像传感器和图像处理电路的新型片上视觉系统。在可编程视觉芯片和高速并行视觉处理器中，图像处理电路经常采用像素级并行图像处理体系架构，该架构是由相同处理单元组成的二维处理单元阵列，并且工作在单指令多数据模式下，使得低中级图像处理速度得到大幅提升，从而实现1000帧/秒以上的视觉图像特征提取速度。但是，这种单一的像素级并行处理体系架构存在严重不足，主要表现在I)该像素级并行图像处理体系架构中的像素级并行图像处理单元排列成二维阵列，可实现全像素并行的局域处理，但无法实现快速灵活的广域处理；2)该像素级并行图像处理体系架构支持低级图像处理和部分中级图像处理，因而能实现1000帧/秒的图像特征提取，但缺乏高级图像处理功能，尤其缺乏类似人类脑神经的简单直观的快速特征识别...
【技术保护点】
一种可动态重构的多级并行单指令多数据阵列处理系统，应用于高速片上视觉系统中的高速视觉图像特征提取和特征识别，其特征在于，包括：可配置图像传感器接口(1)，用于并行或串行接收来自图像传感器的像素数据，再以行并行的方式将该像素数据输出到后续的可重构并行图像处理单元及自组织映射阵列(2)；可重构并行图像处理单元及自组织映射阵列(2)，用于在图像处理的不同阶段动态被重构为M×M像素级并行的处理单元PE阵列或(M/4)×(M/4)自组织映射SOM神经网络，完成图像特征提取和图像特征识别，其中M为自然数；行处理器RP阵列(5)，用于辅助可重构并行图像处理单元及自组织映射阵列(2)完成各阶段图像处理任务中适于以行并行完成的部分，能够进行快速非线性处理和广域处理，并在系统外部控制下串行移入数据和输出处理结果；以及阵列控制器(8)，用于在系统外部驱动控制下，从系统内部变长?超长单指令多数据VVS指令存储器中取出控制所述可重构并行图像处理单元及自组织映射阵列(2)和所述RP阵列(5)的控制指令，并连同其自身某些特殊寄存器的值，一起译码后输出到所述可重构并行图像处理单元及自组织映射阵列(2)和所述RP阵列(...
【技术特征摘要】
1.一种可动态重构的多级并行单指令多数据阵列处理系统，应用于高速片上视觉系统中的高速视觉图像特征提取和特征识别，其特征在于，包括可配置图像传感器接口(I)，用于并行或串行接收来自图像传感器的像素数据，再以行并行的方式将该像素数据输出到后续的可重构并行图像处理单元及自组织映射阵列(2)；可重构并行图像处理单元及自组织映射阵列(2)，用于在图像处理的不同阶段动态被重构为MXM像素级并行的处理单元PE阵列或(M/4) X (M/4)自组织映射SOM神经网络，完成图像特征提取和图像特征识别，其中M为自然数；行处理器RP阵列(5)，用于辅助可重构并行图像处理单元及自组织映射阵列(2)完成各阶段图像处理任务中适于以行并行完成的部分，能够进行快速非线性处理和广域处理， 并在系统外部控制下串行移入数据和输出处理结果；以及阵列控制器(8)，用于在系统外部驱动控制下，从系统内部变长-超长单指令多数据 WS指令存储器中取出控制所述可重构并行图像处理单元及自组织映射阵列(2)和所述RP 阵列(5)的控制指令，并连同其自身某些特殊寄存器的值，一起译码后输出到所述可重构并行图像处理单元及自组织映射阵列(2)和所述RP阵列(5)作为阵列控制信号。2.根据权利要求1所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述可重构并行图像处理单元及自组织映射阵列(2)包括MXM个细粒度并行图像处理单元PE (3)，这些PE单元以像素级并行方式工作在单指令多数据SMD模式下。3.根据权利要求2所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述可重构并行图像处理单元及自组织映射阵列(2)中的每一块4X4 二维PE子阵列(4)能被重构为SOM神经网络的一个神经元。4.根据权利要求3所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述4X4 二维PE子阵列(4)在被重构前，其中的每一个PE单元(11)都与其最邻近的4个PE单元连接并进行数据通信，带宽为I比特。5.根据权利要求4所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述4X4 二维PE子阵列⑷边界上的PE单元与相邻的4X4 二维PE子阵列的PE 单元连接并进行数据通信。6.根据权利要求4或5所述的可动态重构的多级并行单指令多数据阵列处理系统， 其特征在于，所述每个PE单元包含一个I比特算术逻辑单元ALU(13)，一个进位寄存器 Creg(12)和一个位宽I比特、深度W的本地存储器(14)，其中W为自然数，算术逻辑单元 (13)的操作数来自自身所在PE单元或相邻PE单元的存储器，运算过程中产生的进位输出存储到所在PE单元的进位寄存器中，作为下一次运算的算术逻辑单元的进位输入，从而以 “位串”的方式实现多比特运算。7.根据权利要求3所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述4X4 二维PE子阵列(4)在被重构后成为SOM神经网络的一个神经元(15)，在该神经元(15)中各个PE单元之间的拓扑连接关系发生改变，每个PE单元代表所在重构后的神经元的一个“比特位切片(bit-slice)”，即每个PE单元都向所在神经元的某个比特位贡献相应的运算资源和存储资源，因而可映射为神经元的某一比特位，此时PE单元只能与映射为邻近比特位的两个PE单元连接并进行数据交互，但带宽升为2比特，包括Ibit存储器数据交互和Ibit进位数据交互。8.根据权利要求7所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述每个作为“比特位切片”的PE单元中的进位输出不再存储到自身的进位寄存器中，而是直接作为重构后SOM神经元中相邻高位“比特位切片^PE单元中算术逻辑单元的进位输入，这样所有16个PE单元的算术逻辑单元就连接在一起形成了一个16比特算术逻辑单元，该16比特算术逻辑单元的最终进位输出被保存到该神经元的符号标志寄存器(17)中，并作为后续操作的进位输入或条件操作标志。9.根据权利要求8所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，该16比特算术逻辑单元的各比特操作数同时来自于所有PE单元的存储器，因此该神经元(15)相当于拥有一个位宽16比特、深度W的本地存储器(20)。10.根据权利要求9所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述由4X4 二维PE子阵列(4)重构得到的该神经元(15)能够与左右两侧的神经元进行数据通信，通信带宽为I比特，该神经元(15)包含一个16比特ALU(IS)、一个移位控制单元(19)、一个位宽16比特深度W的第二本地存储器(20)以及多个附加的标志寄存器。11.根据权利要求1所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述PE单元的具体电路结构包括一个I比特ALU单元(23),—个第一操作数选择器(26)、一个第二操作数选择器(25)、一个深度W位宽I比特的本地双端口存储器(28)、一个条件选择器(29)、一个进位寄存器(22)、一个临时寄存器(24),以及多个与重构有关的二输入多路选择器，这些与重构有关的二输入多路选择器的两个输入端分别被标记为PE和S0M，表示可实现与重构相关的数据选择功能。12.根据权利要求11所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，为了重构实现自组织映射神经网络，每个4X4 二维PE子阵列(4)中的各PE单元还共享一个额外的标志寄存器文件(31)，该标志寄存器文件(31)由4个I比特标志寄存器构成，分别为重构标志寄存器Rflag(32)、获胜标志寄存器Wflag(33)、符号标志寄存器Sflag(34)和溢出标志寄存器0Vflag(35)，该标志寄存器文件(31)的标志输出到PE单元作为某些选择控制信号，而其本身的值能够被某些PE单元的输出和/或外部控制信号所更新。13.根据权利要求12所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述重构标志寄存器Rflag (32)通过控制重构多路选择器改变PE单元之间的拓扑连接关系来实现动态重构，当Rflag为O时，各重构多路选择器选择“PE”端的输入数据，此时整个阵列工作在像素级并行处理器模式下，而当Rflag为I时，各重构多路选择器选择“S0M”端的输入数据，此时整个阵列工作在二维SOM神经网络模式下。14.根据权利要求12所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述获胜标志寄存器Wflag (33)、符号标志寄存器Sflag (34)和溢出标志寄存器OVflag (35)只有在二维SOM神经网络模式下才能起作用。15.根据权利要求12、13或14所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征在于，所述PE单元和标志寄存器文件(31)的控制信号来自于阵列控制器中的指令存储器和某些特殊寄存器的组合输出译码。16.根据权利要求12、13或14所述的可动态重构的多级并行单指令多数据阵列处理系统，其特征...
【专利技术属性】
技术研发人员：石匆，吴南健，龙希田，杨杰，秦琦，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。