半导体器件、衬底和用于制造半导体层序列的方法技术

提出一种半导体器件（1），所述半导体器件具有半导体本体（2）和衬底（3），其中所述半导体本体以氮化物的化合物半导体材料为基础并且半导体本体设置在所述衬底上。在衬底中有针对性地构成杂质。此外，提出一种衬底和一种用于制造半导体器件（1）的半导体层序列（20）的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及一种半导体器件、一种用于制造半导体器件的衬底以及一种用于制造半导体器件的半导体层序列的方法。
技术介绍
·当氮化物的化合物半导体材料在生长衬底上外延沉积时，已沉积的半导体层的相对于生长衬底的应力导致生长衬底的弯曲。这种弯曲能够引起生长衬底不再整面地平放在衬底支架上，由此损害到衬底支架的热连接。这能够造成半导体层的不均匀沉积。
技术实现思路
目的是提出一种半导体器件，所述半导体器件能够简化地并且可靠地制造。此外，能够应提出一种衬底以及一种方法，借助于所述方法能够均匀地并且可靠地沉积半导体层。所述目的通过根据独立权利要求所述的一种半导体器件、一种衬底以及一种方法来实现。设计方案和改进形式是从属权利要求的主题。在一个实施形式中，半导体器件具有半导体本体和衬底，所述半导体本体以氮化物的化合物半导体材料为基础，半导体本体设置在所述衬底上。在衬底中有针对性地构成有杂质。在一个实施形式中，在制造以氮化物的化合物半导体材料为基础的半导体层序列时，将半导体层序列沉积在衬底上，其中在衬底中有针对性地构成有杂质。为了制造半导体器件，能够通过分离从半导体层序列中得出用于半导体器件的半导体本体。“以氮化物的化合物半导体为基础”在本文中表示，有源的外延层序列或其中的至少一个层包括优选为AlnGamIni_n_mN的氮化物-1II/V族-化合物半导体材料，其中O彡η彡1，0彡m彡I并且n+m彡I。在此，所述材料不必强制性地具有根据上述公式的数学上精确的组分。相反地，所述材料能够具有基本上没有改变AlnGamIn1ImN材料的特有的物理特性的一种或多种掺杂物质以及附加的组分。然而为了简化，上述公式仅包含晶格的主要组成部分(Al、Ga、In、N)，即使所述组成部分能够部分地通过少量的其他物质替换时也如此。杂质理解成，衬底至少局部地用由与衬底的基本材料不同的材料构成的杂质原子混合。杂质原子例如能够嵌入到衬底晶体的晶格位置处或者相邻的晶格位置之间。有针对性的杂质在本文中尤其表示，在制造衬底时以限定的方式引入杂质，例如通过有针对性地提供杂质的材料。相反地，不将下述衬底视作是被有针对性地混有杂质的，所述衬底在制造中向杂质尽可能少的方向进行优化并且仅由制造引起地包含杂质材料的不能够完全避免的残余物。杂质尤其设置成用于提高衬底的屈服上限(上屈服点)。在屈服上限之上出现塑性变形。因此，屈服上限为从弹性范围到塑性范围的过渡部。特别地，材料的响应不再正比于作用的应力。屈服上限越高，作用的应力就能够越高，而没有出现塑性变形。不同于弹性变形，材料在塑性变形的情况下在取消应力时不再恢复其初始状态。在晶体的塑性变形中，位错能够在衬底中移动并且/或者能够出现新的位错。在由位于Cleveland 的 Brush Wellman Inc.在 Technical Tidbits 中，卷 2, No. 10 (2000 年十月)中公开的文章“Solid Solution Hardening&Strength”中结合材料的硬化描述了塑性变形和位错移动之间的关系。屈服上限能够借助于杂质来提高，使得作用的应力在将半导体层序列沉积到衬底上时没有或至少没有导致显著的塑性变形。换言之，能够在衬底的弹性范围中进行沉积。优选地，杂质构成为使得衬底承受住直到O. 5GPa、优选地直到1. OGPa的作用到衬底上的应力，而没有经受塑性变形。在沉积例如以氮化物的化合物半导体为基础的半导体材料时，作用到衬底上的应力随着半导体材料层厚度的增加而增大。此外，应力越大，衬底和半导体材料之间的晶格失配就越大。屈服上限越高，那么层厚度就能够越大，而没有出现塑性变形。在该情况下，衬底的变形基本上通过其在弹性范围中的特性来确定。 已证实的是，——违背尽可能地除去降低晶体质量的杂质的基本意图——通过应用有针对性地掺杂的衬底能够提高用于电子的或光电子的半导体器件的半导体层序列的制造方法的可靠性。特别地，能够制造具有大约3μπι或更大的相对高的厚度且在横向方向上、也就是说垂直于沉积方向地具有高的结晶质量和均匀性的半导体材料。由于减少衬底的变形和尤其与此关联的更均匀的热连接，降低在横向方向上不均匀沉积的危险。此外，在沉积半导体层期间作用到衬底上的预设的最大的应力的情况下，具有有针对性地引入的杂质的衬底的厚度相对于没有这种杂质的衬底减小，而没有超过屈服上限。因此，能够减少材料需求并且降低制造成本。杂质尤其在材料和浓度方面适当地构成为，使得所述杂质提升衬底的屈服上限。在一个优选的设计方案中，在衬底中构成有浓度在l*1014cm_3和l*102°cm_3之间的杂质，其中包括边界值。杂质能够构成为电活性的(也就是增加衬底的导电性)或电惰性的。对于显著地提升屈服上限而言必需的浓度尤其取决于杂质的材料。优选地，杂质包含碳、氮、硼或氧。此外，杂质能够由所述材料中的至少两种、例如由氧和碳或者由氧和硼形成。在氧、碳和硼的情况下，杂质的浓度优选位于l*1017cnT3和l*102°cm_3之间，尤其优选位于l*1018cm_3和l*102°cm_3之间，其中包括边界值。在氮的情况下，杂质的浓度优选位于l*1014cm_3和l*1016cm_3之间，其中包括边界值。特别地，在与要沉积的材料相比具有更小热膨胀系数的衬底中、例如在硅衬底或碳化硅衬底中，优选进行氮化物的化合物半导体材料的优选外延的沉积，使得半导体层序列在沉积温度下相对于衬底压缩地发生应变(或者也称作受到压应变)。也就是说，化合物半导体材料具有在横向平面中小于化合物半导体材料的固有晶格常数的晶格常数。因此，在冷却半导体层序列时降低下述危险半导体层序列和衬底之间的热膨胀系数的差引起半导体层序列中例如为裂纹的缺陷。在一个优选的改进形式中，压缩的应变匹配于半导体层序列和衬底之间的热膨胀系数的差，使得半导体层序列在室温下没有应变或者至少基本上没有应变。优选地，应变在室温下最闻为10%、尤其优选最闻为5%、最优选最闻为1%。在一个优选的设计方案中，衬底具有设置成沉积平面的硅表面。衬底尤其能够构成为娃体积衬底或构成为SOI (Silicon On Insulator,绝缘体上的娃)衬底。此外优选的是，硅表面是衬底的(111)平面。与其他的定向相比，硅衬底在该定向中的特征在于提高的屈服上限。此外，(111)平面由于其六重对称性而尤其适用于沉积氮化物的化合物半导体材料。半导体器件的半导体本体的半导体层序列优选形成半导体器件的功能区域。换言之，对于半导体器件的功能而言 决定性的区域构成在衬底之外。因此，与器件典型地至少部分地集成到硅衬底中的基于硅的半导体器件相比较，降低衬底的由杂质引起的降低的晶体质量损害半导体器件的功能的危险。因此，为了提升屈服上限能够引入具有相对高浓度的杂质，而没有负面地影响半导体器件的功能。在一个设计方案变型形式中，半导体本体具有设置成用于产生和/或用于接收辐射的有源区域。因此，对于器件在其工作时的效率而言决定性的有源区域也构成在衬底之外。在一个替选的设计方案变型形式中，半导体器件构成为优选有源的、电子的半导体器件，例如构成为晶体管，如构成为具有高的电子迁移率的晶体管(high electronmobility transistor, HEMT本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.15 DE 102010027411.91.半导体器件(I)，所述半导体器件具有半导体本体和衬底，所述半导体本体以氮化物的化合物半导体材料为基础，并且所述半导体本体设置在所述衬底上，其中在所述衬底中有针对性地构成杂质(4 )。2.根据权利要求1所述的半导体器件， 其中所述杂质设置成用于提升所述衬底的屈服上限。3.根据权利要求1或2所述的半导体器件， 其中所述衬底具有硅表面(30)。4.根据权利要求3所述的半导体器件， 其中所述表面(30)是(111)平面。5.根据权利要求1至4之一所述的半导体器件， 其中所述衬底是娃体积衬底。6.根据权利要求1至5之一所述的半导体器件， 其中所述杂质以l*1014cm_3和l*102°cm_3之间的浓度构成在所述衬底中，其中包括边界值。7.根据权利要求1至6之一所述的半导体器件， 其中所述杂质包含碳、氮、硼或氧。8.根据权利要求1至7之一所述的半导体器件， 其...

【专利技术属性】
技术研发人员：彼得·施陶斯，帕特里克·罗德，菲利普·德雷克塞尔，
申请(专利权)人：欧司朗光电半导体有限公司，
类型：
国别省市：