AD转换电路和摄像装置制造方法及图纸

AD转换电路和摄像装置。上位计数器（101）将构成从延迟电路输出的第1下位相位信号的1个输出信号作为计数时钟进行计数，取得第1上位计数值。对构成第1上位计数值的各比特的值进行反转后，上位计数器（101）将构成从延迟电路输出的第2下位相位信号的1个输出信号作为计数时钟进行计数，进而根据从下位计数器（104）输出的上位用计数时钟进行计数，取得第2上位计数值。变更部（103）在切换上位计数器（101）的计数时钟时，将计数时钟的逻辑状态变更为规定状态。

【技术实现步骤摘要】
AD转换电路和摄像装置
本专利技术涉及AD转换电路和具有该AD转换电路的摄像装置。
技术介绍
图27摘录了被称为TDC（=TimetoDigitalConverter：时间数字转换器）型AD转换电路的用于计测时间的现有的AD转换电路的一部分。图27所示的电路由以下部件构成：将多个延迟元件（NAND0、INV1～INV8）连接成环状而构成的圆环延迟电路201、保持圆环延迟电路201的输出的锁存电路202、使在锁存电路202中保持的值成为二进制的二进制电路（全编码器电路）203、将圆环延迟电路201的1个输出作为计数时钟进行计数的计数器电路204、保持二进制电路203和计数器电路204的输出的存储器电路205。接着，对AD转换动作进行说明。图28示出图27所示的电路的动作定时。开始脉冲StartP的逻辑状态从L状态成为H状态，由此，构成圆环延迟电路201的延迟元件的逻辑状态依次变化。由此，脉冲在圆环延迟电路201进行环绕。在经过规定时间后，锁存电路202对圆环延迟电路201的输出进行保持（锁存）。如图28所示，圆环延迟电路201的输出对应于9个状态（状态0～状态8）中的任意一方。通过二进本文档来自技高网...

【技术保护点】
一种AD转换电路，其具有：参照信号生成部，其生成随着时间经过而增加或减少的参照信号；比较部，其对作为AD转换对象的模拟信号和所述参照信号进行比较，在所述参照信号相对于所述模拟信号满足规定条件的定时，结束比较处理；延迟电路，其具有相互连接并使脉冲信号延迟的多个延迟元件，输出由来自所述多个延迟元件的输出信号构成的下位相位信号；锁存部，其在第1模拟信号的所述比较处理结束的第1定时对第1下位相位信号进行锁存后，在第2模拟信号的所述比较处理结束的第2定时对第2下位相位信号进行锁存；运算部，其根据在所述锁存部中保持的所述第1下位相位信号生成第1下位计数信号后，根据在所述锁存部中保持的所述第2下位相位信号生...

【技术特征摘要】
2011.09.12 JP 2011-1982661.一种AD转换电路，其具有：参照信号生成部，其生成随着时间经过而增加或减少的参照信号；比较部，其对作为AD转换对象的模拟信号和所述参照信号进行比较，在所述参照信号相对于所述模拟信号满足规定条件的定时，结束比较处理；延迟电路，其具有相互连接并使脉冲信号延迟的多个延迟元件，输出由来自所述多个延迟元件的输出信号构成的下位相位信号；锁存部，其在第1模拟信号的所述比较处理结束的第1定时对第1下位相位信号进行锁存后，在第2模拟信号的所述比较处理结束的第2定时对第2下位相位信号进行锁存；运算部，其根据在所述锁存部中保持的所述第1下位相位信号生成第1下位计数信号后，根据在所述锁存部中保持的所述第2下位相位信号生成第2下位计数信号；下位计数器，其由第1二进制计数器构成，该第1二进制计数器将所述第1下位计数信号作为计数时钟进行计数，取得第1下位计数值，对构成该第1下位计数值的各比特的值进行反转后，将所述第2下位计数信号作为计数时钟进行计数，取得第2下位计数值，输出基于该第2下位计数值的标志用比特的上位用计数时钟；上位计数器，其由第2二进制计数器构成，该第2二进制计数器将构成从所述延迟电路输出的所述第1下位相位信号的1个所述输出信号作为计数时钟进行计数，取得第1上位计数值，对构成该第1上位计数值的各比特的值进行反转后，将构成从所述延迟电路...

【专利技术属性】
技术研发人员：萩原义雄，
申请(专利权)人：奥林巴斯株式会社，
类型：发明
国别省市：