一种数模转换器，包括至少一个数模转换单元，每个数模转换单元依据时钟信号将输入比特转换成模拟输出信号，每个数模转换单元包括：电容性装置；电阻性装置，将所述模拟输出信号输出至ΣΔ模数转换器的运算放大器输入端；以及切换装置，耦接于电容性装置和电阻性装置之间，用于当时钟信号处于第一逻辑电平时，断开电容性装置和电阻性装置间的连接且将电源与电容性装置连接以对电容性装置预充电，以及用于当时钟信号处于与第一逻辑电平不同的第二逻辑电平时，断开电源与电容性装置的连接且将电阻性装置与电容性装置连接以产生相应于输入比特的模拟输出信号；其中电阻性装置耦接于运算放大器的输入端和切换装置之间。
【技术实现步骤摘要】
环路滤波器、量化器、数模转换器以及运算放大器
本专利技术有关于将模拟输入转换为数字输出，更具体地，有关于Σ Δ模数转换器， 其包含新颖设计的环路滤波器、量化器、数模转换器、和/或运算放大器。
技术介绍
当前，信息和通信技术市场正急速发展，因此，无线通信变得日益重要。目前，已发展出多种无线通信系统。通常，无线信号由天线接收，从接收的频谱中选择所需频带。接着， 选择的所需频带经过多种信号处理过程，包括模拟滤波、放大、解调制、模数转换等。进一步的信号处理由数字电路(例如数字信号处理器DSP)在数字域完成。用于无线通信应用的接收机设计的重要趋势为更小的产品体积、更低的产品成本以及更长的待机(stand-by)时间。可通过增加集成度以使得产品更小以及更便宜。此即意味着外部元件(例如电感和滤波器)集成于芯片上。因此于接收机上实现的模数转换器可发挥重要作用。更具体地，将模数转换器转移至接收机的天线一侧可使(外部)模拟功能更多的数字集成至单个芯片上。然而，如此则需求模数转换器具有高的线性度、动态范围和带宽的能力。由于连续时间Σ Δ调制结合了固有反锯齿(ant1-aliasing)滤波、优异的线性性能以及低功耗能力，因此对于模数转换来说连续时间ΣΛ调制是较好的技术。因此，在无线通信系统中，例如GSM/WCDMA系统，连续时间Σ Δ模数转换器显而易见的成为不可或 缺的基本组件(building block)。于是，可于稳健和可扩展的DSP内处理大部分的前端增益自适应和限制(blocker)滤波。据此，如何设计可满足指定应用(例如无线通信接收机)需求的连续时间Σ Δ模数转换器成为电路设计者的一大难题。
技术实现思路
为了设计出可满足指定应用需求的连续时间Σ Δ模数转换器，本专利技术提供一种环路滤波器、量化器、数模转换器以及运算放大器。本专利技术提供一种环路滤波器，实现于Σ Δ模数转换器中，所述环路滤波器包括 多个串行连接的积分器，包括第一积分器和第二积分器；第一正反馈电阻性元件，置于第一正反馈路径中，其中所述第一正反馈路径位于所述第二积分器的第一输出节点和所述第一积分器的第一输入节点之间；以及第一负反馈电阻性元件，置于第一负反馈路径中，其中所述第一负反馈路径位于所述第二积分器的第二输出节点和所述第一积分器的所述第二输入节点之间。本专利技术另提供一种包括如上所述环路滤波器的Σ Δ模数转换器。本专利技术另提供一种量化器，实现于Σ Δ模数转换器中，所述量化器包括一比较电路，用于比较模拟输入与多个不同的参考电压，以分别获得多个比较结果，其中每个所述比较结果具有第一逻辑值或者第二逻辑值；以及处理电路，耦接于所述比较电路，用于根据所述比较结果产生多个输出逻辑值，其中当所述比较结果包括至少一个第一逻辑值和至少一个第二逻辑值时，所述处理电路可使相应于所述比较结果一部分中每个比较结果的输出逻辑值为所述第一逻辑值，以及可使相应于所述比较结果剩余部分中每个比较结果的输出逻辑值为所述第二逻辑值，其中所述比较结果中所述一部分中的每个比较结果所对应的参考电压大于所述比较结果中所述剩余部分中的每个比较结果所对应的参考电压。本专利技术另提供一种数模转换器，实现于Σ Δ模数转换器中，所述数模转换器包括至少一个数模转换单元，其中每个数模转换单元依据时钟信号操作以将输入比特转换成一模拟输出信号，其中每个数模转换单元包括电容性装置；电阻性装置，用于将所述模拟输出信号输出至所述Σ Δ模数转换器的运算放大器输入端；以及切换装置，耦接于所述电容性装置和所述电阻性装置之间，用于当所述时钟信号处于第一逻辑电平时，断开所述电容性装置和所述电阻性装置间的连接且将电源与所述电容性装置连接以对所述电容性装置预充电，以及用于当所述时钟信号处于与所述第一逻辑电平不同的第二逻辑电平时， 断开所述电源与所述电容性装置的连接且将所述电阻性装置与所述电容性装置连接以产生相应于所述输入比特的所述模拟输出信号；其中所述电阻性装置耦接于所述运算放大器的输入端和所述切换装置之间。本专利技术另提供一种包括如上所述数模转换器的Σ Δ模数转换器。本专利技术另提供一种运算放大器，实现于Σ Δ模数转换器中，所述运算放大器包括第一信号处理区块，耦接于所述运算放大器的输入端和输出端之间；第二信号处理区块，耦接于所述运算放大器的所述输入端和所述输出端之间，其中与所述第一信号处理区块相比，所述第二信号处理区块具有较低增益和较高带宽；第一电流钳位电路，耦接于所述第一信号处理区块，用于钳位提供至所述第一信号处理区块的第一偏置电流；以及第二电流钳位电路，耦接于所述第二信号处理区块，用于钳位提供至所述第二信号处理区块的第二偏置电流。本专利技术另提供一种包括如上所述运算放大器的环路滤波器、及包括如上所述运算放大器的Σ Δ模数转换器。本专利技术可满足无线通信接收机应用的需求，能够更好减小环路滤波器电阻器的大小，形成无泡沫错误的温度计码，且本专利技术提出的运算放大器和反馈数模换器配置，可降低谐波失真。以下为根据多个图式对本专利技术的较佳实施例进行详细描述，本领域技术人员阅读后应可明确了解本专利技术的目的。附图说明图图图图图图图图图图10为根据本专利技术补偿电容性元件Cc的第一示范位置示意图。图11为根据本专利技术补偿电容性元件C。的第二示范位置示意图。具体实施方式在说明书及申请专利权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及申请专利权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为开放式的用语， 故应解释成“包含但不限定于”。以外，“耦接”一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。图1为根据本专利技术示范实施例的连续时间Σ Δ模数转换器的方块示意图。连续时间Σ Δ模数转换器100包括加法器102、环路滤波器104、量化器106、动态元件匹配(dynamic element matching, DEM)电路 108、锁存器 110 以及数模转换器(Digital to Analog Converter, DAC) 112。加法器102将模拟输入S_IN和DAC输出DAC_0UT之差输出至环路滤波器104。环路滤波器104根据所需噪声转移函数(noise transfer function, NTF) 进行设计，并且通过运算放大器和RC元件实现。举例而言，环路滤波器104包括一个或多个积分器。环路滤波器104的输出经量化器106处理以获取数字输出S_0UT。在此示范实施例中，DAC 112通过多比特开关电容(switched-capacitor)DAC实现而非由单比特DAC实现。此处选择多比特DAC可实现在NTF中具有适度频带外增益(例如7. 56dB)的低阶环路滤波器，其中的适度频带外增益可提供例如96dB的信号量化噪声比率(signal-to-quantization-noise ratio, SQNR)。紧凑的环路滤波器可使得具有较少的信号路由和杂散电容(stray capac本文档来自技高网...
【技术保护点】
一种数模转换器，实现于ΣΔ模数转换器中，所述数模转换器包括至少一个数模转换单元，其中每个数模转换单元依据时钟信号将输入比特转换成模拟输出信号，每个数模转换单元包括：电容性装置；电阻性装置，用于将所述模拟输出信号输出至所述ΣΔ模数转换器的运算放大器输入端；以及切换装置，耦接于所述电容性装置和所述电阻性装置之间，用于当所述时钟信号处于第一逻辑电平时，断开所述电容性装置和所述电阻性装置间的连接且将电源与所述电容性装置连接以对所述电容性装置预充电，以及用于当所述时钟信号处于与所述第一逻辑电平不同的第二逻辑电平时，断开所述电源与所述电容性装置的连接且将所述电阻性装置与所述电容性装置连接以产生相应于所述输入比特的所述模拟输出信号；其中所述电阻性装置耦接于所述运算放大器的输入端和所述切换装置之间。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：黄胜瑞，林永裕，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。