比较器的前级差分放大电路制造技术

本实用新型专利技术公开了一种比较器的前级差分放大电路。该电路的第一输出端（OUT1）和第二输出端（OUT2）连接比较器的两个输入端，所述前级差分放大电路包括：第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、第四PMOS晶体管（P4）、第一NMOS晶体管（N1）、第二NMOS晶体管（N2）、第三NMOS晶体管（N3）、第四NMOS晶体管（N4）、第五NMOS晶体管（N5）和第六NMOS晶体管（N6）。本实用新型专利技术的有益效果是：该电路可以将输入到比较器的差分信号放大，避免了比较器的盲区，使得比较器的工作范围更宽，适用范围更广。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种比较器的前级差分放大电路，其特征在于，该电路的第一输出端（OUT1）和第二输出端（OUT2）连接比较器的两个输入端，所述前级差分放大电路包括：第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、第四PMOS晶体管（P4）、第一NMOS晶体管（N1）、第二NMOS晶体管（N2）、第三NMOS晶体管（N3）、第四NMOS晶体管（N4）、第五NMOS晶体管（N5）和第六NMOS晶体管（N6）；所述第一PMOS晶体管（P1）的源极连接电压源（VDD），栅极连接第二PMOS晶体管（P2）的栅极，漏极连接第一NMOS晶体管（N1）的漏极；所述第二PMOS晶体管（P2）的源极连接电压源（VDD），漏极连接第二输出端（OUT2）、第三NMOS晶体管（N3）的漏极和第四NMOS晶体管（N4）的漏极；所述第三PMOS晶体管（P3）的源极连接电压源（VDD），栅极连接第四PMOS晶体管（P4）的栅极，漏极连接第二NMOS晶体管（N2）的漏极；所述第四PMOS晶体管（P4）的源极连接电压源（VDD），漏极连接第一输出端（OUT1）、第五NMOS晶体管（N5）的漏极和第六NMOS晶体管（N6）的漏极；所述第一NMOS晶体管（N1）的栅极连接第一输入端（N1），源极通过恒流源（I）接地；所述第二NMOS晶体管（N2）的栅极连接第二输入端（N2），源极通过恒流源（I）接地；所述第三NMOS晶体管（N3）的栅极连接第五NMOS晶体管（N5）的栅极，源极接地；所述第四NMOS晶体管（N4）的栅极连接第六NMOS晶体管（N6）的栅极，源极接地；第五NMOS晶体管（N5）的源极和第六NMOS晶体管（N6）的源极均接地。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王纪云，余力，王晓娟，
申请(专利权)人：郑州单点科技软件有限公司，
类型：实用新型
国别省市：