本文描述了一种用于供电的静电放电保护的方法、设备和系统。该设备包括定时器单元，其具有带第一供电信号的节点并用于基于第一供电信号生成第一定时器信号；以及箝制单元，其耦合到定时器单元且具有带第二供电信号的节点，且用于响应于带第二供电信号的节点上的静电放电（ESD）在基于第一定时器信号的信号电平的持续时间上箝制第二供电信号。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例一般涉及处理器的领域。更具体地，本专利技术的实施例涉及用于保护功率和/或接地供电节点免受静电放电(ESD)影响以实现这些节点上的供电信号的快速斜坡的方法、设备和系统。背景在集成电路(IC)的制造期间或在这种IC的处理期间，IC的功率或接地供电节点 /引脚可经历高的供电电压和电流(例如，几千伏和几安培的电流，相对于本地接地为正和/或负)。这些高供电电压和电流表示节点上的静电放电(ESD)事件，且可损坏耦合到IC的功率和/或接地节点/引脚的电路。当耦合到功率和/或接地供电节点/引脚的其它电路经历ESD事件时，功率和/或接地供电节点/引脚也可间接地经历ESD事件。在这种情况下，其它电路上的ESD通过电路径流至功率和/或接地供电节点/引脚，因此导致对这些节点/引脚的损坏以及对耦合到这些节点/引脚的电路的损坏。为了保护这些电路，在IC中包括ESD保护电路，以在这些供电节点上发生ESD事件的情况下将IC的功率和接地供电节点彼此短路。这种ESD保护电路通过箝制供电节点(电源和接地节点)上的高或低电压信号来保护1C。因此，IC的供电节点上的快速改变的电压(例如，IOmV/ μ S或更快)可对ESD保护电路表现为ESD事件，该ESD保护电路通过将具有供电的节点(电源和接地供电)彼此短路以使于ESD事件相关联的大电流放电来对该ESD事件作出响应。通过使与ESD事件相关联的大电流放电，防止在IC的电路节点上形成高电压。图I示出传统的ESD保护电路100，其具有耦合到箝制单元102的定时器单元101。定时器单元101的时间常数被选择成比供电信号Vdd的斜坡时间短且比ESD事件的持续时间长。这种时间常数允许箝制单元102在ESD事件在具有供电信号Vdd的节点上开始时开启，并在ESD事件在具有供电信号Vdd的节点上结束之后关闭。供电信号Vdd —般由主板上的外部电压调节器(IC的外部)生成，所以暴露于IC外部的这种信号需要ESD保护。这种外部电压调节器一般以慢斜坡速度(例如ImV/μ S)生成供电信号Vdd。然而，对于IC的高效率功率管理，使用以快斜坡速度(例如1-10K mV/ μ S)生成供电信号的高级发电机。这些快斜坡供电信号允许IC进入和退出功率状态以节省功耗并提高IC性能。这些快斜坡供电信号对于ESD保护电路(诸如图I的ESD保护电路100)表现为ESD事件，因为类似于ESD事件，该快斜坡供电信号以类似于或等于IC的供电节点上的突然高压峰(ESD事件)的速度斜坡上升或下降。因此，ESD保护电路(诸如图I的ESD保护电路)不能区分快斜坡供电信号和具有供电信号的节点上的ESD事件。因此，这种ESD保护电路箝制例如用于IC功率管理的快斜坡供电信号，由此干扰IC的功率管理。附图简述从以下给出的详细描述并从本专利技术的各实施例的附图，可更全面地理解本专利技术的实施例，然而它们不应该被理解为将本专利技术限于特定实施例，而是仅用于解释和理解。图I示出经由具有单个电源的节点操作的传统静电放电(ESD)保护电路，保护该节点免受ESD事件影响。图2示出根据本专利技术的一个实施例的用于快斜坡供电的ESD保护电路的高级框图。图3A示出根据本专利技术的一个实施例具有耦合到ESD保护电路的定时器单元的反馈单元的ESD保护电路的高级框图。图3B示出根据本专利技术的一个实施例的图3A的ESD保护电路的电路级示图。图3C示出根据本专利技术的一个实施例的图3B的ESD保护电路的时序图。图4A示出根据本专利技术的一个实施例具有耦合到ESD保护电路的箝制单元的反馈单元的ESD保护电路的高级框图。图4B示出根据本专利技术的一个实施例的图4A的ESD保护电路的电路级示图。·图4C示出根据本专利技术的一个实施例的图4B的ESD保护电路的时序图。图5示出根据本专利技术的一个实施例用于保护集成电路(IC)免受具有供电信号的节点上的ESD事件的影响同时允许供电信号的快斜坡的方法。图6示出根据本专利技术的一个实施例的用于具有快斜坡供电的ESD保护的系统级图。图7A示出根据本专利技术的实施例的具有电平移动器的替换ESD保护电路。图7B示出根据本专利技术的一个实施例的图7A的替换ESD保护电路的电平移动器信号的操作的曲线图。图8示出根据本专利技术的一个实施例的另一个替换ESD保护电路。详细描述本专利技术的实施例涉及用于保护功率和/或接地供电节点免受静电放电(ESD)影响以实现这些节点上的供电信号的快速斜坡的方法和设备。在一个实施例中，集成电路(IC)的ESD保护电路被配置成使得其定时器单元从ESD电路的箝制单元解耦。以下参考图2-8讨论实施例的细节。在一个实施例中，ESD保护电路的定时器单元用于经由第一供电信号生成第一定时器信号，其中第一供电信号是慢斜坡供电信号(例如，ImV/μ S)。术语斜坡在本文中指的是供电信号的上坡和/或下坡。在一个实施例中，ESD保护电路的箝制单元用于在具有第二供电信号的节点上发生ESD事件的情况下箝制第二供电信号。在这一实施例中，箝制单元用于在第一定时器信号的持续期间箝制第二供电信号。术语解耦在本文中指的是使定时器单元与箝制单元的接地和/或供电信号的源彼此电分离。例如，提供给箝制单元的供电信号可由内部(例如，管芯上)电压发生器利用第一供电信号生成，其中第一供电信号由外部(例如，管芯外)电压发生器生成。以上的实施例允许第二供电信号具有与第一供电信号的斜坡速度(例如，ImV/US)相比更快的斜坡速度(例如，1-10Κ mV/yS),而不会促使ESD保护电路箝制第二供电信号，即使第二供电信号具有快得多的斜坡速度。第二供电信号能够具有较快斜坡速度但不箝制第二供电信号的一个原因是来自定时器单元的、确定何时箝制第二供电信号的第一定时器信号是基于第一供电信号。以上实施例因此使箝制单元能区分ESD事件(具有第二供电信号的节点上的电压峰)和快斜坡的第二供电信号。这一实施例通过以快速方式(例如，I-IOKmV/μ S对ImV/μ S)对IC的组件进行通电和断电而不导致ESD电路的箝制装置开启并由此箝制第二供电信号，来实现高效率的IC功率管理。本文讨论的实施例还通过在IC的断电模式期间切断解耦的第二电源(箝制单元的电源)而降低箝制单元的箝制装置的泄漏功耗，该箝制单元的箝制装置与典型的逻辑晶体管相比是较大的晶体管。在以下描述中，讨论了许多细节以提供对本专利技术的各实施例的更透彻说明。然而，将对本领域技术人员明显的是，没有这些具体细节也可实践本专利技术的实施例。在其它实例中，以框图形式而非详细地示出了公知的结构和设备以免湮没本专利技术的实施例。注意，在实施例的相应附图中，以线表示信号。一些线可能较粗以指示更多组成的信号路径，和/或在一端或多端具有箭头以指示主要的信息流动方向。这些指示不旨在是限制性的。相反，结合一个或多个示例性实施例使用线以便于更容易理解电路和逻辑单元。出于设计需要或偏好指定的任何所表示的信号实际上可包括一个或多个信号，该信号可沿任意方向传播，且可利用任何适当类型的信号方案来实现，例如，差分对、单端等。图2示出根据本专利技术的一个实施例的ESD保护电路200的高级框图。在一个实施 例中，ESD保护电路200包括耦合到箝制单元202的定时器单元201。在一个实施例中，定时器单元201用于生成定时器信号20本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：C·P·莫扎克，V·齐亚，
申请(专利权)人：英特尔公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。