本发明专利技术提供一种阵列基板、显示装置、电子器件，属于显示领域。所述阵列基板上设置有多个排列成矩阵的亚像素、多条扫描线和多条数据线，相邻两行亚像素之间设有一条扫描线，每一行亚像素对应一扫描线，每一亚像素包括一与本行亚像素对应的扫描线电连接的充电TFT以及与所述充电TFT相对应的像素电极，其中，每一亚像素还包括一预充电TFT以及与所述预充电TFT相对应的像素电极，所述预充电TFT与上一行亚像素对应的扫描线电连接。本发明专利技术的技术方案能够在不影响显示效果的情况下满足亚像素的充电率要求。
【技术实现步骤摘要】
本专利技术涉及显示领域，特别是指一种阵列基板、显示装置、电子器件。
技术介绍
目前大尺寸TV产品及3D产品是显示领域的发展趋势，然而要想实现大尺寸TV产品及3D产品的开发，必须解决高频率驱动引起的充电时间缩短的问题。如产品驱动频率从60Hz提高至120Hz甚至是240Hz，则对于每个亚像素而言，充电时间会缩短为原来的1/2，甚至1/4，这对于亚像素的充电率会有严重的影响。目前为了保证亚像素的充电率，通常的解决办法是增加沟道的W/L(宽长比)，来 提高充电电流值(1。 )，从而在充电时间缩短的情况下也能达到目标充电率。但是沟道的W/L的増加会引起显示面板开ロ率的降低，影响显示效果。
技术实现思路
本专利技术要解决的技术问题是提供一种阵列基板、显示装置、电子器件，能够在不影响显示效果的情况下满足亚像素的充电率要求。为解决上述技术问题，本专利技术的实施例提供技术方案如下一方面，提供一种阵列基板，所述阵列基板上设置有多个排列成矩阵的亚像素、多条扫描线和多条数据线，相邻两行亚像素之间设有一条扫描线，每一行亚像素对应ー扫描线，每ー亚像素包括一与本行亚像素对应的扫描线电连接的充电TFT以及与所述充电TFT相对应的像素电极，其中，每ー亚像素还包括ー预充电TFT以及与所述预充电TFT相对应的像素电极，所述预充电TFT与上一行亚像素对应的扫描线电连接。上述方案中，所述预充电TFT用于在上一行亚像素对应的扫描线输入电压信号吋，为所述预充电TFT对应的亚像素充电。上述方案中，所述预充电TFT沟道的宽长比等于所述充电TFT的沟道的宽长比。上述方案中，所述预充电TFT沟道的宽长比小于所述充电TFT的沟道的宽长比。上述方案中，所述预充电TFT沟道的宽长比为所述充电TFT的沟道的宽长比的1/2。本专利技术实施例还提供了一种显示装置，包括如上所述的阵列基板。本专利技术实施例还提供了 ー种电子器件，包括如上所述的显示装置。本专利技术的实施例具有以下有益效果上述方案中，每ー亚像素除包括与本行亚像素对应的扫描线电连接的充电TFT夕卜，还包括一预充电TFT，该预充电TFT与上一行亚像素对应的扫描线电连接，这样在上一行亚像素充电时，可以利用预充电TFT为本行亚像素进行预充电,从而在有限的充电时间内满足亚像素充电率的要求，解决了高频产品常见的充电不足问题。附图说明图I为本专利技术实施例一的阵列基板的像素结构示意图；图2为本专利技术实施例ニ的阵列基板的像素结构示意图；图3为本专利技术实施例三的阵列基板的像素结构示意 图；图4为本专利技术实施例四的阵列基板的像素结构示意图。具体实施例方式为使本专利技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术的实施例针对现有高频产品常见的充电不足的问题，提供一种阵列基板、显示装置、电子器件，能够在不影响显示效果的情况下满足亚像素的充电率要求。现有技术中对于高频产品而言，若产品驱动频率从60Hz提高至120Hz甚至是240Hz，则对于每个亚像素而言，充电时间会缩短为原来的1/2，甚至1/4，这对于亚像素的充电率会有严重的影响。此外，当某ー亚像素发生DO (data open，数据线断开)或者DGS(date gate short,数据线栅线短路)等不良的情况下，由于充电时间缩短导致TFT充电效率下降，一般采取的措施是通过修补或者直接切掉使相应的亚像素呈现暗点状态，这样会对显示面板的画面品质产生影响。本专利技术实施例提供一种阵列基板，阵列基板上设置有多个排列成矩阵的亚像素、多条扫描线和多条数据线，相邻两行亚像素之间设有一条扫描线，每一行亚像素对应ー扫描线，每ー亚像素包括一与本行亚像素对应的扫描线电连接的充电TFT以及与充电TFT相对应的像素电极，其中，每ー亚像素还包括一预充电TFT以及与预充电TFT相对应的像素电极，预充电TFT与上一行亚像素对应的扫描线电连接。上述方案中，预充电TFT用于在上一行亚像素对应的扫描线输入电压信号时,为预充电TFT对应的亚像素充电。比如在第一行亚像素对应的扫描线输入正极性的电压信号时，可以为第一行极性为正的亚像素充电，另外还可以通过预充电TFT为第二行极性为正的亚像素进行预充电；在第一行亚像素对应的扫描线输入负极性的电压信号时，可以为第一行极性为负的亚像素充电，另外还可以通过预充电TFT为第二行极性为负的亚像素进行预充电。这样第二行的亚像素所具有的电荷包含有两个部分，第一部分是由上一行亚像素充电过程中对其进行的预充电得到；第二部分是在此亚像素正常充电过程中得到的，因此，虽然高频产品的充电时间缩短了，仍可以在有限的充电时间内达到充电率目标。并且在像素结构存在不良时，此亚像素还具有一定的电荷，能够提闻画面品质。上述方案中，预充电TFT沟道的宽长比可以等于充电TFT的沟道的宽长比吗，还可以小于充电TFT的沟道的宽长比，具体地，预充电TFT沟道的宽长比可以为充电TFT的沟道的宽长比的1/2。下面结合具体的实施例对本专利技术的阵列基板进行详细介绍实施例一如图I所示为本实施例的阵列基板的的像素结构，从图I可以看出，阵列基板上同一行亚像素中，相邻亚像素的极性相反；阵列基板上同一列亚像素中，相邻亚像素的极性相汉。对于图I中间的亚像素P22来说，包括一与本行亚像素对应的扫描线电连接的充电TFT12以及与充电TFT12相对应的像素电极，其中，亚像素P22还包括一预充电TFTlI以及与预充电TFTll相对应的像素电极，预充电TFTll与上一行亚像素对应的扫描线电连接。由图I可以看出，亚像素Pll位于亚像素P22的上一行，且与亚像素P22的极性相同，这样当亚像素Pll与亚像素P22之间的扫描线输入极性为正的电压信号吋，TFTlO可以为亚像素Pll进行正常充电，同时T FTll可以为亚像素P22进行预充电。当下ー帧信号到来，亚像素P22与亚像素P31之间的扫描线输入极性为正的电压信号吋，TFT12可以为亚像素P22进行正常充电，同时TFT15可以为亚像素P31进行预充电。这样亚像素P22所具有的电荷包含有两个部分，第一部分是由上一行亚像素充电过程中TFTll对其进行的预充电得到；第二部分是在此亚像素正常充电过程中TFT12进行正常充电得到，因此，虽然高频产品的充电时间缩短了，仍可以在有限的充电时间内达到充电率目标。并且在像素结构存在不良时，使得亚像素还具有一定的电荷，能够提闻画面品质。对于阵列基板中最左侧的亚像素而言，比如P11，也可以为其设置预充电TFT，在有效显示区域之外的Du_y (虚拟)像素进行充电时，利用设置的预充电TFT为其进行预充电。同理，当亚像素Pll与亚像素P22之间的扫描线输入极性为负的电压信号吋，TFT13可以为亚像素P12进行正常充电，同时TFT14可以为亚像素P23进行预充电。本专利技术中，对于预充电TFT而言，其沟道的W/L (宽长比)值的大小可以与正常充电用的TFT相同，也可以根据所需要预充电的大小而设计具有不同W/L值的TFT。本实施例中，预充电TFT沟道的W/L与正常充电用TFT沟道的W/L相等。本实施例的阵列基板中，预充电TFT用于在上一行亚像素对应的扫描线输入电压信号时，为预充电TFT对应的亚像素充电。通过本实施例的技术方案，虽然高频产品的充电时间缩短了，仍可以在有限的本文档来自技高网...
【技术保护点】
一种阵列基板，所述阵列基板上设置有多个排列成矩阵的亚像素、多条扫描线和多条数据线，相邻两行亚像素之间设有一条扫描线，每一行亚像素对应一扫描线，每一亚像素包括一与本行亚像素对应的扫描线电连接的充电TFT以及与所述充电TFT相对应的像素电极，其特征在于，每一亚像素还包括一预充电TFT以及与所述预充电TFT相对应的像素电极，所述预充电TFT与上一行亚像素对应的扫描线电连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘莎，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。