【技术实现步骤摘要】
本专利技术涉及微电子
，尤其涉及数字电路进位选择加法器设计。
技术介绍
随着现今集成电路设计与工艺的发展，电子工程师将越来越多的高频率逻辑元器件放入了越来越小的集成电路中。而同时，逻辑元器件的功耗与发热问题已经引起了越来越多人的注意，因为这些问题不仅仅会导致资源的浪费，而且过热的温度也会使逻辑元器件发生损坏。根据兰道尔原则(Landauer’ s principle):任何信息逻辑上不可逆操作,每擦除I位的信息，必然会产生In 2 X kT的热量，k代表玻耳兹曼常数，T代表温度。而逻辑元器件中所产生的所有不必要的热量会导致能量的损失，同时过高的温度也会使电子元器件工作变得不稳定。所以，根据兰道尔原则如果在所需的电路中所有的逻辑元器件都使用可 逆逻辑门，或者说在设计电路时所有的电路模块都是基于可逆逻辑思想设计的，那么所设计的电路中的能量损耗将降到最低水准，或者可以完全避免。传统的进位选择加法器的设计初衷是可以高速执行加法运算，但是其代价是增大了传统的逐位进位加法器的电路面积。公开号CN97198461. I的中国专利申请公开了一种可以应用于数字电路领域的加法...
【技术保护点】
一种基于可逆逻辑的16比特进位选择加法器，其特征在于：该16比特进位选择加法器由四级4比特可逆进位选择加法器级联构成，其量子代价为436，进位输入Ci输入第一级4比特可逆进位选择加法器进位输入端，每一级4比特可逆进位选择加法器分别计算本级的4位结果S0？S3,S4？S7,S8？S11和S12？S15以及相对应的进位输出Co0,Co1,Co2，Co3，将前三级进位输出Co0,Co1，Co2分别输入下一级相应的进位输入端作为下一级4比特可逆进位选择加法器的进位输入，最后一级进位输出Co3作为16比特可逆进位选择加法器的进位输出，四个4比特可逆进位选择加法器的计算同步。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。