一种彩膜基板、阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术提供了一种彩膜基板、阵列基板、显示面板及显示装置，通过设置一用于保护阵列基板外围电路不会受到静电腐蚀的保护层，从而可避免阵列基板外围电路出现静电腐蚀的不良现象，提高了液晶显示装置的画面品质，减少了大量不良品引起的成本损失。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，具体涉及一种彩膜基板、阵列基板、显示面板及显示装置。
技术介绍
在目前的液晶显示装置中，经常会发现存在异常显示的不良品，通过调查研究发现在这些不良品中，很大一部分显示面板的阵列基板(TFT)上的信号线部分都存在被静电腐蚀的现象。此现象不仅会导致产品不良，严重的情况下会直接导致产品报废。而通过分析发现，上述现象通常是由于彩膜基板(CF)上的公共电极与阵列基板 (TFT)上的外围电路之间发生静电现象，从而引起了信号线被静电腐蚀，影响了产品的正常显不O
技术实现思路
本专利技术提供了一种彩膜基板、阵列基板、显示面板及显示装置，从而可避免阵列基板外围电路出现静电腐蚀的不良现象，提高了液晶显示装置的画面品质，减少了大量不良品引起的成本损失。本专利技术提供方案如下本专利技术实施例提供了一种彩膜基板，包括用于保护阵列基板外围电路不会受到静电腐蚀的保护层。优选的，所述保护层在彩膜基板中的设置位置与阵列基板中的外围电路对应；当所述彩膜基板与阵列基板成盒后，所述保护层置于彩膜基板公共电极与阵列基板外围电路之间。优选的，所述保护层为隔垫物。 优选的，所述保护层的材质为绝缘材质。优选的，所述保护层包括多个条状物；且每一个条状物保护阵列基板外围电路中的一条电路线。本专利技术实施例还提供了一种阵列基板，包括用于保护阵列基板外围电路不会受到静电腐蚀的保护层。优选的，所述保护层设置于阵列基板中外围电路的上方；当所述彩膜基板与阵列基板成盒后，所述保护层置于彩膜基板公共电极与阵列基板外围电路之间。优选的，所述保护层设置于钝化层或透明像素电极层之上。优选的，所述保护层的材质为绝缘材质。优选的，所述保护层包括多个条状物；且每一个条状物保护阵列基板外围电路中的一条电路线。本专利技术实施例还提供了一种显示面板，所述显示面板包括上述本专利技术实施例提供的彩膜基板和/或上述本专利技术实施例提供的阵列基板。本专利技术实施例还提供了一种显示装置，所述显示装置包括上述本专利技术实施例提供的显示面板。从以上所述可以看出，本专利技术实施例提供的彩膜基板、阵列基板、显示面板及显示装置，通过设置一用于保护阵列基板外围电路不会受到静电腐蚀的保护层，从而可避免阵列基板外围电路出现静电腐蚀的不良现象，提高了液晶显示装置的画面品质，减少了大量不良品引起的成本损失。附图说明图I为本专利技术实施例提供的彩膜基板结构示意图一；图2为本专利技术实施例提供的彩膜基板与阵列基板成盒后(即显示面板)结构示意图图3为本专利技术实施例提供的彩膜基板结构示意图二 ；图4为本专利技术实施例提供的彩膜基板与阵列基板成盒后(即显示面板)结构示意图 -* ;图5为本专利技术实施例提供的阵列基板结构示意图一；图6为本专利技术实施例提供的阵列基板结构示意图二。具体实施方式本专利技术实施例提供了一种彩膜基板，该彩膜基板中具体可以包括用于保护阵列基板外围电路不会受到静电腐蚀的保护层。本专利技术实施例提供的彩膜基板，通过设置一用于保护阵列基板外围电路不会受到静电腐蚀的保护层，从而可避免与其成盒的阵列基板外围电路出现静电腐蚀(ESD)的不良现象，提高了液晶显示装置的画面品质，减少了大量不良品引起的成本损失。通过分析发现，由于彩膜基板(CF)中的公共电极(ITO)与阵列基板(TFT)外围电路中的信号线，各自具有不同的电压，因此在公共电极与信号线之间产生了电场，引发静电击穿阵列基板外围电路中的信号线金属层，从而导致阵列基板中外围电路出现静电腐蚀的现象。因此，为了避免静电腐蚀现象的出现，本专利技术实施例中所涉及的保护层在彩膜基板中的位置，较佳的可设置于彩膜基板中公共电极与阵列基板中外围电路之间，从而在彩膜基板与阵列基板成盒后，可以充分起到保护阵列基板外围电路的作用。通过上述描述可知，由于静电腐蚀通常是由静电引起的，因此，本专利技术实施例中所涉及的保护层，为了更好的避免阵列基板中的外围电路出现静电腐蚀情况，其材质可为绝缘材质，具体可为无导电性或介电常数大于的I的材质，例如树脂等。而为了不增加了制作成本，保护层的材质可与彩膜基板中的隔垫物的材质相同。由于本专利技术实施例中，保护层的材质可为绝缘材质，因此可从根源上阻断了彩膜基板(CF)上的公共电极与阵列基板(TFT)上的外围电路之间发生静电现象，已达到有效避免由于静电击穿对阵列基板上的外围电路金属层产生的腐蚀现象。本专利技术实施例所涉及的保护层，在彩膜基板图层结构中的位置，具体可以位于彩膜基板(CF)公共电极(ITO)与阵列基板(TFT)外围电路之中的任一图层中，以用于实现其保护阵列基板外围电路的作用。同时，该保护层在彩膜基板中的设置位置，具体可与阵列基板中的外围电路对应， 当彩膜基板与阵列基板成盒后，须确保保护层覆盖阵列基板中的外围电路所在位置处阵列基板的表面。即设置于彩膜基板中的保护层，可以位于阵列基板中外围电路所在位置处的上方，例如修补输出信号线Repair out、修补输入信号线Repair in、栅电极低电压信号线 Vgl、栅电极启动信号线STV、关机栅电极开启信号Χοη、栅电极输出控制信号0Ε、栅电极同期信号CPV、栅电极启动信号线STV (O)等线路，进一步还可以包括设置于钝化层中的过孔等的上方，从而实现对阵列基板外围电路的覆盖，避免阵列基板中的外围电路出现静电腐蚀的情况。设置于彩膜基板的保护层，具体可以由彩膜基板中现有图层或者新增设的图层来实现。在一优选实施例中，设置于彩膜基板(CF)中的保护层，具体可为设置于Panel周边的隔垫物。那么，本专利技术在该实施例中所涉及的彩膜基板，具体可如附图I所示，具体可以包括基板I、彩膜基板中的公共电极(IT0)2、隔垫物3等器件(其它器件例如黑矩阵、彩色滤色片等图I中未示出)。且在附图I所示的实施例中，隔垫物3 (保护层)具体可为条状物等几何形状，即保护层具体可由多个条状等几何形状的隔垫物3构成。这种，当彩膜基板与阵列基板(TFT)成盒后，如附图2所示(标识4表示阵列基板中的基板，黑色方块标识阵列基板外围电路中的信号线)，每一条隔垫物3 (即保护层)可以通过抵触的方式，覆盖阵列基板外围电路中的一条线路，例如STV、CPV等。从而可以实现避免阵列基板外围电路出现静电腐蚀的情况。而在另一实施例中，如附图3所示，设置于Panel周边的隔垫物3 (保护层)还可以为一整体结构。这样，当彩膜基板(CF)和阵列基板(TFT)成盒后，如附图4所示，同样可以使隔垫物3覆盖阵列基板中外围电路所在位置处，同样也可实现避免阵列基板外围电路出现静电腐蚀的情况。由于本专利技术实施例中可以由隔垫物作为保护层(或者与隔垫物同一层设置和生成的保护层)，从而并没有改变现有彩膜基板的图层结构和生成工艺。而且，由于本专利技术实施例中在Panel周边部位规律性的增设隔垫物作为保护层， 从而还可以有效维持盒厚，防止后续模块制作过程中导致漏光。上述实施例中，以设置于彩膜基板中的隔垫物3作为保护层，对本专利技术实施例提供的技术方案进行了举例说明，但这并不妨碍本专利技术实施例所涉及的保护层，还可以以设置于彩膜基板中的其他图层出现，例如在彩膜基板与阵列基板外围电路对应的位置上，新增设一图层作为保护层等，而且，新增设的图层，最好设置于彩膜基板公共电极与阵列基板外围电路之间。5本专利技术实施例还提供了一种阵列基板，且该阵列基板中，具体可以包括本文档来自技高网...

【技术保护点】
一种彩膜基板，其特征在于，包括：用于保护阵列基板外围电路不会受到静电腐蚀的保护层。

【技术特征摘要】
1.一种彩膜基板，其特征在于，包括 用于保护阵列基板外围电路不会受到静电腐蚀的保护层。2.如权利要求I所述的彩膜基板，其特征在于，所述保护层在彩膜基板中的设置位置与阵列基板中的外围电路对应； 当所述彩膜基板与阵列基板成盒后，所述保护层置于彩膜基板公共电极与阵列基板外围电路之间。3.如权利要求I所述的彩膜基板，其特征在于，所述保护层为隔垫物。4.如权利要求I至3任一项所述的彩膜基板，其特征在于，所述保护层的材质为绝缘材质。5.如权利要求I至3任一项所述的彩膜基板，其特征在于，所述保护层包括多个条状物； 且每一个条状物保护阵列基板外围电路中的一条电路线。6.—种阵列基板,其特征在于,包括 用于保护阵列基板外围电路不会受到静电腐蚀的保护层。7.如...

【专利技术属性】
技术研发人员：刘莎，朴相镇，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：