浅沟道隔离件中的高k介电衬里制造技术

一种电路结构包括了具有顶面的半导体衬底。介电材料从该顶面延伸到半导体衬底中。高k介电层由高k介电材料形成，其中，该高k介电层包括在介电材料的侧壁上的第一部分和在介电材料下面的第二部分。本发明专利技术还公开了一种浅沟道隔离件中的高k介电衬里。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及浅沟道隔离件和其形成方法。
技术介绍
在集成电路中形成有用于隔离器件的浅沟道隔离(STI)区域。在传统的STI区域形成工艺中，首先在半导体衬底中形成开口。将二氧化硅衬里形成在这些开口中，之后进行间隙填充工艺，其中，开口的剩余部分填充有介电材料。然后执行化学机械抛光(CMP)来去除多余的介电材料部分。介电材料和二氧化硅衬里残留在开口中的部分由此形成了 STI区域。高密度等离子体(HDP)化学汽相沉积(CVD)原来通常被用于在STI区域的形成过程中进行间隙填充。近些年来，有时使用高纵横比工艺(HARP)替代用于间隙填充工艺的HDP0使用HARP所形成的STI区域不像使用HDP所形成的STI区域那样密集。为了防止使用HARP所形成的STI区域在随后的湿式蚀刻工艺中被过度蚀刻，在高温下长时间地对相应的晶圆进行退火，从而使STI区域变得密集。在STI形成过程中的退火会导致互补金属氧化物半导体(CMOS)图像传感器(CIS)芯片的形成出现问题。CIS芯片对器件的泄漏具有严格的要求。因此，在采用HARP的STI形成工艺中，在STI开口中形成二氧化硅衬里(使用现场蒸发(ISSG))之后，执行场注入来向STI开口中注入P型杂质。该P型杂质在与STI区域邻近的相应的衬底中形成了 P+区域。该P+区域邻接二氧化硅衬里。P+区域可以有助于降低相应的图像传感器(诸如，光电二极管)的泄漏。在随后的步骤中，执行间隙填充，并且利用介电材料填充STI开口。然后执行退火来使介电材料致密。该退火使P型杂质从注入区域中扩散出来，并且由此不利地影响了 P+区域的防泄漏性能。另外，P型杂质可以导致邻近的η阱缩小。
技术实现思路
为了解决现有所存在的问题，根据本专利技术的一个方面，提供了一种器件，包括半导体衬底，包括顶面；介电材料，从顶面延伸到半导体衬底中；以及高k介电层，包括高k介电材料，其中，高k介电层包括在介电材料侧壁上的第一部分和在介电材料下面的第二部分。在该器件中，高k介电层与半导体衬底的半导体材料物理接触；以及高k介电层与半导体衬底的P型区域物理接触；或者高k介电层和介电材料形成浅沟道隔离区域。该器件进一步包括处在半导体衬底的顶面处的光电图像传感器，其中，光电图像传感器被配置为接收光，并且将光转换成电信号。在该器件中，高k介电材料从介电材料下面连续地延伸到半导体衬底的顶面；或者高k介电材料选自基本上由Hf02、HFSiONx, HFSiON, ZrO2, La2O3及其组合构成的组。根据本专利技术的另一方面，提供了一种器件，包括半导体衬底，包括顶面；介电材料，从顶面延伸到半导体衬底的P型区域中；高k介电层，处在介电材料和半导体衬底之间，其中，高k介电层的材料与介电材料不同；以及光电图像传感器，处在半导体衬底的顶面处，其中，光电图像传感器被配置为接收光，并且将光转换成电信号。 在该器件中，高k介电层包括在介电材料侧壁上的第一部分和在介电材料下面的第二部分,并且其中，高k介电层将介电材料与半导体衬底完全隔开；或者高k介电层由选自基本上由Hf02、HFSiONx, HFSiON, ZrO2, La2O3及其组合构成的组中的高k介电材料形成；或者高k介电层的材料具有大于大约8. O的k值。在该器件中，高k介电从介电材料下面延伸到半导体衬底的顶面；或者高k介电层与半导体衬底物理接触；或者高k介电层是基本上共形的层。根据本专利技术的又一实施例，提供了一种方法，包括蚀刻半导体衬底来形成从半导体衬底的顶面延伸到半导体衬底中的开口；在开口的侧壁和底部上沉积高k介电层，其中，高k介电层包括高k介电材料；将介电材料填充到开口中和高k介电层上；以及执行平坦化·工艺来去除介电材料在半导体衬底的顶面上方的多余部分。在该方法中，高k介电层与半导体衬底的半导体材料物理接触，并且其中，介电材料的部分基本上不接触半导体材料；或者进一步包括，在执行平坦化工艺的步骤之后，在半导体衬底的顶面处形成光电图像传感器，其中，光电图像传感器被配置为接收光，并且将光转换成电信号；以及在沉积高k介电层和执行平坦化工艺的步骤之间的持续时间中，不执行将任意P型杂质注入到半导体衬底的部分中的注入，半导体衬底的部分处在高k介电层下面并且与其接触。在该方法中，高k介电层与半导体衬底的P型区域物理接触；或者高k介电材料选自基本上由Hf02、HFSiONx, HFSiON, ZrO2, La2O3及其组合构成的组。附图说明为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中图I至图6是根据各个实施例制造浅沟道隔离(STI)区域的中间阶段的截面图；以及图7示意性地示出了在衬底表面上所形成的图像传感器，其中形成有STI区域。具体实施例方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是说明性的，不限制本专利技术的范围。根据实施例提供了浅沟道隔离(STI)区域及其形成方法。示出了制造各个实施例的中间阶段。论述了实施例的变型例。在各个视图和说明性实施例中，类似的参考标号被用于表示类似的元件。参考图I，提供了半导体衬底20。半导体衬底20可以处在晶圆100中，该晶圆可以是在其上形成了图像传感器的图像传感器晶圆。在实施例中，半导体衬底20是由硅形成的硅衬底，然而该半导体衬底20中也可以包括其他常用材料诸如，碳、锗、镓、砷、氮、铟、磷等。半导体衬底20可以由单晶的半导体材料或化合物半导体材料形成，并且可以是体衬底或绝缘体上半导体(SOI)衬底。焊盘层22 (可选的)和掩模层24形成在半导体衬底20上。焊盘层22可以是薄膜，该薄膜包括例如使用热氧化工艺所形成的二氧化硅。焊盘层22可以作为处在半导体衬底20和掩模层24之间的粘附层，并且也可以作为用于蚀刻掩模层24的蚀刻停止层。在实施例中，例如，使用低压化学汽相沉积(LPCVD)，掩模层24由氮化硅形成。在其他实施例中，通过热氮化硅、等离子体增强型化学汽相沉积(PECVD)或等离子体阳极氮化来形成掩模层24。在随后的光刻工艺过程中,掩模层24被用作为硬掩模。将光刻胶26形成在掩模层24上并且随后将其图案化，从而在光刻胶26中形成开口 28。参考图2，穿过开口 28蚀刻掩模层24和焊盘层22，从而暴露出下面的半导体衬底20。然后，蚀刻暴露的半导体衬底20，从而形成沟槽32。然后去除光刻胶26。在实施例中，沟槽32形成在P型的半导体衬底20中并且与其接触。在可选的实施例中，沟槽32形成在衬底20的P阱中。在这些实施例中，P阱27是衬底20的掺杂区域，并且可以掺杂硼、铟等。 然后，如图3所示，将高k介电层34形成在沟槽32中。高k介电层34由高k介电材料形成，该高k介电材料具有高于3. 9或高于8. O的k值。在实施例中，使用可以形成共形介电层的沉积技术(诸如，原子层沉积(ALD))来形成该高k介电层34，然而也可以使用其他适用的方法(诸如，选择区域化学汽相沉积(SACVD))来形成该高k介电层。高k介电层34的厚度可以在大约40A和大约IOOA之间。然后，本领域的技术人员将意识到整个说明中所引用的尺寸只是实例，可以对其进行改变来适应集成本文档来自技高网...

【技术保护点】
一种器件，包括：半导体衬底，包括顶面；介电材料，从所述顶面延伸到所述半导体衬底中；以及高k介电层，包括高k介电材料，其中，所述高k介电层包括在所述介电材料侧壁上的第一部分和在所述介电材料下面的第二部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈思莹，王子睿，刘人诚，杨敦年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：