一种灰阶掩膜版、阵列基板、显示装置制造方法及图纸

本实用新型专利技术涉及一种灰阶掩膜版、阵列基板、显示装置。该灰阶掩膜版包括：掩膜版主体，掩膜版主体上具有驱动电路图案区域和像素显示图案区域，驱动电路图案区域中包括第一源电极掩膜图案和第一漏电极掩膜图案，该两者之间具有第一沟道区，其内设有第一灰阶线条图案；像素显示图案区域中包括第二源电极掩膜图案和第二漏电极掩膜图案，该两者之间具有第二沟道区，其内设有第二灰阶线条图案；第一灰阶线条图案的宽度大于第二灰阶线条图案的宽度。使用上述灰阶掩膜版制作的阵列基板，包含驱动电路区和像素显示区，所述驱动电路区的薄膜晶体管的半导体层具有均一厚度，且所述像素显示区的薄膜晶体管的半导体层具有均一厚度。所述显示装置，包括上述阵列基板。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示
，特别是涉及一种灰阶掩膜版、阵列基板、显示装置。
技术介绍
近年来，随着科技的发展，液晶显示器技术也随之不断完善。TFT-IXD (Thin FilmTransistor-Liquid Crystal Display,薄膜场效应晶体管-液晶显示器)以其图像显示品质好、能耗低、环保等优势占据着显示器领域的重要位置。近几年来，为了更好地提高图像显示品质和进一步降低生产成本，开发了一种将栅极驱动电路制作在TFT阵列基板上的新技术GOA (Gate driver On Array,栅极驱动电路)该技术可以省去栅极驱动芯片，从而大幅度降低了生产成本。·现有技术中，通常需要使用四次掩膜工艺来制备TN(Twisted Nematic，扭曲向列)型TFT-IXD阵列基板，其中有源层(半导体层)和源/漏金属层通过利用灰阶掩膜版曝光，只需一次曝光工艺即可完成半导体层和源/漏电极的制备。掩膜版上灰阶曝光的区域正对应TFT沟道处，曝光后沟道处剩余的光刻胶厚度直接由掩膜版上灰阶图案的透过率决定。在包含GOA电路的TFT-IXD阵列基板上，面板周围设有大量的构成GOA电路的TFT结构，通常，该构成GOA电路的TFT具有较大的宽长比，沟道处所对应的灰阶掩膜版图案如图Ia所示，该灰阶掩膜版中GOA电路图案区域包括第三源电极掩膜图案I’和第三漏电极掩膜图案2’，该第三源电极掩膜图案I’和第三漏电极掩膜图案2’之间设有沟道区，该沟道区内具有第三灰阶线条图案3’。该灰阶掩膜版中的像素显示图案区域结构如图Ib所示，该像素显示图案区域包括第四源电极掩膜图案4’和第四漏电极掩膜图案6’，该第四源电极掩膜图案4’和第四漏电极掩膜图案6’之间具有第四沟道区，所述第四沟道区内设有第四灰阶线条图案5’。现有的制作工艺中，GOA电路的TFT与阵列面板中像素显示区域的TFT采用相同的工艺可同时形成。但是，在实际工艺中本技术人发现，当使用具有较大的宽长比TFT的灰阶掩膜版进行曝光时，该GOA电路区域的TFT沟道处的透过率有所增加，因此，导致曝光后GOA电路中TFT沟道处剩余的光刻胶厚度小于像素中TFT沟道处剩余的光刻胶厚度，这样，导致在后续的灰化和刻蚀工艺中GOA电路中TFT的沟道中半导体层(有源层)出现过刻蚀现象，如图lc，为使用现有技术中的灰阶掩膜版制作出的阵列基板中GOA电路区TFT的半导体层7’和源/漏电极8’结构图，从图中可显示出，源/漏电极之间的沟道出现过刻蚀，从而造成GOA电路不能正常工作，进而影响整个产品品质。
技术实现思路
(一)要解决的技术问题本技术要解决的技术问题是提供一种灰阶掩膜版阵列基板、显示装置，以克服现有技术中的掩膜版中的GOA电路图案区域中的灰阶线条图案过窄，导致在后续曝光后的灰化和刻蚀工艺中GOA电路中TFT的半导体层沟道区出现过刻蚀现象，造成GOA电路不能正常工作，进而影响整个产品品质等缺陷。(二)技术方案为了解决上述技术问题，本技术一方面提供一种灰阶掩膜版，包括掩膜版主体，所述掩膜版主体上具有驱动电路图案区域和像素显示图案区域，所述驱动电路图案区域中包括第一源电极掩膜图案和第一漏电极掩膜图案，所述第一源电极掩膜图案和第一漏电极掩膜图案之间具有第一沟道区，所述第一沟道区内设有第一灰阶线条图案；所述像素显示图案区域中包括第二源电极掩膜图案和第二漏电极掩膜图案，所述第二源电极掩膜图案和第二漏电极掩膜图案之间具有第二沟道区，所述第二沟道区内设有第二灰阶线条图案； 所述第一灰阶线条图案的宽度大于第二灰阶线条图案的宽度。进一步地，所述驱动电路图案区域为栅极驱动电路图案区。进一步地，所述第一灰阶线条图案的宽度比第二灰阶线条图案的宽度宽O.1^0. 3 μ m。进一步地，所述第一灰阶线条图案的宽度比第二灰阶线条图案的宽度宽O. 2μπι。进一步地，所述第一灰阶线条图案为方波形状。进一步地，所述第二灰阶线条图案为方波形状。再一方面，本技术还提供一种使用上述灰阶掩膜版制作的阵列基板，包含驱动电路区和像素显示区，所述驱动电路区的薄膜晶体管的半导体层具有均一厚度，所述像素显示区的薄膜晶体管的半导体层具有均一厚度。再一方面，本技术还提供一种显示装置，包括上述的阵列基板。(三)有益效果上述技术方案具有如下优点本技术提供的灰阶掩膜版、阵列基板、显示装置，通过设置驱动电路图案区域中的第一灰阶线条图案的宽度大于像素显示图案区域中的第二灰阶线条图案的宽度，使得驱动电路图案区域中的沟道透过率降低f 10%，保证驱动电路图案区域中的沟道透过率与像素显示图案区域中的沟道的透过率相同，这样可实现曝光后TFT基板上对应于驱动电路图案区域中第一沟道处的剩余光刻胶厚度与对应于像素显示图案区域中第二沟道处的剩余光刻胶厚度保持一致，从而避免GOA电路区域中TFT产生过刻蚀的缺陷，最大程度确保GOA电路正常工作，提高最终产品的良品率。附图说明图Ia为现有技术中灰阶掩I旲版GOA电路图案区域结构不意图；图Ib为现有技术中灰阶掩膜版像素显示图案区域结构示意图；图Ic为使用现有技术中灰阶掩膜版制作出来的阵列基板中半导体层和源/漏电极图案结构不意图；图2a为本技术实施例灰阶掩膜版中GOA电路图案区域结构示意图；图2b为本技术实施例灰阶掩膜板中像素显示图案区域结构示意图。其中1’ 第三源电极掩膜图案；2’第三漏电极掩膜图案；3’ 第三灰阶线条图案；4’ 第四源电极掩膜图案；5’ 第四灰阶线条图案；6’ 第四漏电极掩膜图案；7’ 半导体层8，:源/漏电极；1 :第一源电极掩膜图案；2 :第一漏电极掩膜图案；3 :第一灰阶线条图案；4 :第二源电极掩膜图案；5 :第二灰阶线条图案；6 :第二漏电极掩膜图案。具体实施方式以下结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例用于说明本技术，但不用来限制本技术的范围。在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。 在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。如图2a和图2b所示，本技术实施例灰阶掩膜版包括掩膜版主体，所述掩膜版主体上具有驱动电路图案区域和像素显示图案区域，本实施例中驱动电路图案区域为栅极驱动电路图案区域(G0A电路图案区域)。驱动电路图案区域中包括第一源电极掩膜图案I和第一漏电极掩膜图案2，第一源电极掩膜图案I和第一漏电极掩膜图案本文档来自技高网...

【技术保护点】
一种灰阶掩膜版，其特征在于，包括：掩膜版主体，所述掩膜版主体上具有驱动电路图案区域和像素显示图案区域，所述驱动电路图案区域中包括第一源电极掩膜图案和第一漏电极掩膜图案，所述第一源电极掩膜图案和第一漏电极掩膜图案之间具有第一沟道区，所述第一沟道区内设有第一灰阶线条图案；所述像素显示图案区域中包括第二源电极掩膜图案和第二漏电极掩膜图案，所述第二源电极掩膜图案和第二漏电极掩膜图案之间具有第二沟道区，所述第二沟道区内设有第二灰阶线条图案；所述第一灰阶线条图案的宽度大于第二灰阶线条图案的宽度。

【技术特征摘要】

【专利技术属性】
技术研发人员：惠官宝，张锋，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：