系统处理器和系统处理器接收完整数据帧的方法技术方案

一种系统处理器和系统处理器接收完整数据帧的方法。所述系统处理器包括：脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。通过采用本发明专利技术的系统处理器，可以降低路侧单元或车载单元的成本。

【技术实现步骤摘要】
本专利技术属于智能交通系统(IntelligentTransportation System,简称 ITS)领域，更具体地讲，涉及一种不停车收费(ETC)系统中的路侧单元(RSU)或车载单元(OBU)中的系统处理器以及系统处理器接收完整数据帧的方法。
技术介绍
RSU通常安装在高速公路收费站作为路侧基站使用。这种装置由高增益定向束控读写天线和射频控制器组成，可以完成对信号和数据的收发、调制解调、编码解码、加密解密等功能。OBU是安装在车辆上，用来和路边架设的RSU设备进行通讯的微波设备。目前我国 应用的是双片式电子标签，这种设备增加一个智能卡读写器的功能，可以插一张带有电子钱包或者储值帐户的智能卡，从卡上进行扣费交易。图I中示出目前的ETC中的RSU或OBU接收信号过程的示意图。如图I所示，RSU或OBU中的接收天线阵列101接收外部5. SG的射频模拟信号，随后接收天线阵列101将接收到的射频模拟信号发送给RF前端模块102。RF前端模块102在接收到射频模拟信号之后，将该射频模拟信号转换为数字信号。该数字信号的格式在图4中示出。图4是显示数字信号的方波周期以及与方波周期对应的位元的示意图。如图4所示，该数字信号包括高电平和低电平。随后，RF前端模块102将转换后的数字信号发送给系统处理器103，由系统处理器103通过相应的解码技术将该数字信号解码为相应的数据位元。目前ETC系统使用的解码技术多为基于单片机的中断触发和定时器计数的方式。图2是示出路侧单元(RSU)或车载单元(OBU)中的系统处理器103的结构的示意图。如图2所示，系统处理器103包括计时器201、中断控制器202和处理器逻辑运算单元203。例如，中断控制器202感测到接收的数字信号从高电平变为低电平时，产生一次中断，并将中断发送给处理器逻辑运算单元203，此时处理器逻辑运算单元203将该中断发送给计时器201以命令计时器开始计时。随后，在中断控制器202感测到接收的数字信号从低电平变为高电平时，中断控制器202产生又一次中断，并将中断发送给处理器逻辑运算单元203，此时处理器逻辑运算单元203将该中断发送给计时器201以命令计时器重新计时，并将这两次中断之间的计数值发送给处理器逻辑运算单元202。此外，计时器201还需要计算两次计数值之间的差值，并将该差值发送给处理器逻辑运算单元202。例如，如图4所示，计数器201的第一次计数值为10μ S，第二次的计数值为10 μ S，两次计数值之差为0，因此，处理器逻辑运算单元202可判断该位元表示前导码。而当第一次计数值为4 μ s,第二次计数值为3 μ s时,两次计数值之差为_1 μ s,因此,处理器逻辑运算单元202可判断该位元值是O。从上述解码方式可以看出，ETC设备程序必须能保证捕捉到原始数据输入时产生的每一次中断，再记录每两次中断之间的定时器计数值，并且还需要计算两次计数值的差值，最后才将这个差值作为一个位元的解码的参考值。一旦有某一个中断丢失，便会造成数据出错而解码失败。在一个数据帧的解码过程中，ETC设备程序需要不断地进出中断异常处理例程再回到解码流程中，这样的进栈和出栈的操作，导致系统运行效率降低。由于效率不高，系统处理器必须要运行在较高的频率下才能完成解码，否则可能会造成在前一个位元解码未完成的时候，下一个数据位又到来了，这样会造成数据丢失而导致解码失败。系统处理器运行的频率越高，功耗就越大，对于使用电池供电的0BU，必然会缩短OBU的使用寿命。
技术实现思路
为了解决上述问题，本专利技术提供了一种系统处理器和系统处理器接收完整数据帧的方法。根据本专利技术的一方面，提供了一种系统处理器。该系统处理器包括脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；处·理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位J Li ο优选地，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。优选地，所述预定的对应关系包括范围为17 23μ s的方波周期对应于前导码/后导码，范围为5 9 μ S的方波周期对应于位元0，范围为9 13 μ S的方波周期对应于位元I。根据本专利技术的另一方面，提供了一种系统处理器接收完整数据帧的方法，所述方法包括处理器逻辑运算单元从脉宽调制输入模块接收以时钟频率为单位的计数值，其中，脉宽调制输入模块将接收的数字波形的多个方波周期中的一个转换成所述计数值；处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元；处理器逻辑运算单元存储并组合所述位元。优选地，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。优选地，所述预定的对应关系包括，范围为17 23μ s的方波周期对应于前导码/后导码，范围为5 9 μ S的方波周期对应于位元0，范围为9 13 μ S的方波周期对应于位元I。优选地，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤可包括如果第一次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于前导码。优选地，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤还可包括如果在第一次接收到对应于前导码/后导码的计数值之后再次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于后导码。本专利技术的有益效果是，由于本专利技术的系统处理器采用单独的脉宽调制输入模块来实现解码功能，因而对系统处理器的性能要求大大减低。这样可以选择更低端的处理器来实现本专利技术的系统处理器，从而降低了 RSU或OBU的成本。与现有技术中的系统处理器相比，由于根据本专利技术的系统处理器采用脉宽调制输入模块来实现解码功能，因此可以运行在更低的频率下来完成解码，这样使系统处理器的功耗更低，进一步延长OBU的使用寿命。而且与现有技术中的基于中断触发和定时器计数的方式相比，本专利技术的使用方波输入转化为位元序列的技术方案能够实现更高准确性的解码。附图说明图I是现有技术中不停车收费(ETC)系统中的路侧单元(RSU)或车载单元(OBU) 接收信号过程的示意图。图2是现有技术的RSU或OBU中的系统处理器的结构的示意图。图3是本专利技术实施例的RSU或OBU中的系统处理器的结构的框图。图4是显示方波周期以及与方波周期对应的位元的示意图。图5是本专利技术实施例的系统处理器接收完整数据帧的流程图。具体实施例方式下面将结合附图用实施例对本专利技术进一步说明。如图3所示，该系统处理器包括脉宽调制输入(PWMI)模块301和处理器逻辑运算单元302。PWMI模块301可以将脉冲输入(即数字波形)中的一个方波周期转换成以时钟频率为单位的计数值。其中，通过将PWMI模块301所运行的频率与方波周期相乘来得到所述计数值。处理器逻辑运算单元302根据预定的对应关系确定PWMI模块301发送的计数值所对应的位元。例如，当PWMI模块301运行在32MHz的频率时，PWMI模块301内部的计数器每微秒累加32 X 1000，000/1000, 000 = 32次。假设有一个15微秒的周期的方波，经过PWMI模块301处理后，可以得到其计数值为32X 15 = 480本文档来自技高网...

【技术保护点】
一种系统处理器，其特征在于，所述系统处理器包括：脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。

【技术特征摘要】
1.一种系统处理器，其特征在于，所述系统处理器包括 脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值； 处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。2.如权利要求I所述的系统处理器，其特征在于，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。3.如权利要求I所述的系统处理器，其特征在于，所述预定的对应关系包括 范围为17 23 μ s的方波周期对应于前导码/后导码； 范围为5 9 μ s的方波周期对应于位元O ; 范围为9 13 μ s的方波周期对应于位元I。4.一种系统处理器接收完整数据帧的方法，其特征在于，所述方法包括 处理器逻辑运算单元从脉宽调制输入模块接收以时钟频率为单位的计数值，其中，脉宽调制输入模块将接收的数字波形的多个方波周期中的一个转换成所述计数值； 处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位...

【专利技术属性】
技术研发人员：黄日文，钟勇，孙新，郭海陶，刘宇，
申请(专利权)人：深圳市金溢科技有限公司，
类型：发明
国别省市：