存储器芯片及其操作方法技术

本发明专利技术公开了一种存储器芯片及其操作方法。该存储器芯片包括多个焊垫；以及一单元，用以提供多个第一信号与多个第二信号至该多个焊垫，且这些第一信号在两实体相邻的该焊垫上是相互补的；且对应于每一该多个焊垫的第一信号与第二信号是彼此互补的。该存储器芯片的操作方法包括：提供多个第一信号至该多个焊垫，且这些第一信号在两实体相邻的该焊垫上是彼此互补的；提供一第二信号至该多个焊垫中的每一个，且该第二信号与在该多个焊垫中的每一个上的该第一信号是彼此互补的。利用本发明专利技术，可以有效地简化存储器芯片的测试程序。

【技术实现步骤摘要】
本专利技术是有关于一种存储器芯片以及其操作方法，且特别是有关于一种应用于多芯片封装(multi-chip package ；MCP)的存储器芯片以及其操作方法。
技术介绍
随着多芯片封装技术的发展，集成电路供货商，尤其是在移动电话的应用方面，趋向于将不同供货商提供的已知良好晶元(known-good-die ；KGD)闪存、SRAM存储器以及控制器等多个芯片整合为一多芯片封装，以便能降低集成电路产品的制造成本。 一般而言，当包含多个裸晶的存储器芯片提供给集成电路供货商时，晶元供应者会测试所有裸晶以确保它们的良好质量及可靠度，例如晶元良率至少达90%。据此，集成电路供货商才将已知良好晶元与其它集成电路芯片放在一起封装。然而，经常让芯片供应者困扰的是在封装过程中，假如产生任何损害而导致整个封装元件操作失败时，集成电路供货商并无法得知在多芯片封装中那一个元件受到损害以及操作失败的原因是否由配件产生或是由元件本身所产生。传统上是使用一种称为边界扫描(boundary scan)的方法来测试多芯片封装。然而此种方法需要使用核心芯片来提供输入信号并且需要存储器芯片具有相同的信号协议，否则很难由核心芯片执行测试程序。因此，传统的边界扫描方法将使得整个测试过程便复杂化。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种存储器芯片及其操作方法。通过依序输入两组互补(complementary)的测试信号至存储器芯片的焊垫或由焊垫输出两个频率的互补测试信号，并决定输入的两互补测试信号是否被焊垫成功地接收到或输出的两互补测试信号是否由焊垫成功地读到，因而可以很容易地测试出这些焊垫是否有开路及短路状态。因此，可以有效地简化存储器芯片的测试程序。根据本专利技术的第一方面，提出一种存储器芯片的操作方法。存储器芯片包括多个焊垫。本方法包括分别输入多个第一测试信号至焊垫，其中任意两实体相邻的焊垫所对应的第一测试信号是彼此互补的；接着第一测试信号之后分别输入多个第二测试信号至焊垫，其中对应各焊垫的第一测试信号以及第二测试信号是彼此互补的；以及当存储器芯片成功地接收到第一测试信号以及第二测试信号时，由存储器芯片输出一预期数据。根据本专利技术的第二方面，提出一种存储器芯片的操作方法。存储器芯片包括多个焊垫。本方法包括接收一测试指令；根据测试指令由焊垫输出多个第一测试信号，其中任意两实体相邻的焊垫所对应的第一测试信号是彼此互补的；以及根据测试指令接着第一测试信号之后由焊垫输出多个第二测试信号，其中对应各焊垫的第一测试信号以及第二测试信号是彼此互补的。根据本专利技术的第三方面，提出一种存储器芯片，包括多个焊垫、指令译码单元以及预期数据产生器。焊垫是用以依序分别输入多个第一测试信号以及多个第二测试信号，其中任意两实体相邻的焊垫所对应的第一测试信号是彼此互补的，且对应各焊垫的第一测试信号以及第二测试信号是彼此互补的。指令译码单元连接焊垫用以接收第一测试信号以及第二测试信号。预期数据产生器连接指令译码单元，其中当指令译码单元成功地接收到第一测试信号以及第二测试信号时，指令译码单元控制预期数据产生器产生一预期数据加以输出。根据本专利技术的第四方面，提出一种存储器芯片具有多个焊垫。存储器芯片包括指令译码单元以及预期数据产生器。指令译码单元是用以接收一测试指令。预期数据产生器 是用以根据测试指令由焊垫依序分别输出多个第一测试信号以及多个第二测试信号，其中任意两实体相邻的焊垫所对应的第一测试信号是彼此互补的，且对应各焊垫的第一测试信号以及第二测试信号是彼此互补的。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。附图说明图IA绘示依照本专利技术第一实施例的一种存储器芯片方块图。图IB绘示平行闪存48ST0P的焊垫排列顺序示意图。图IC绘示本专利技术第一实施例具有焊垫间短路状态的存储器芯片方块图。图ID绘示本专利技术第一实施例具有焊垫开路或短路状态的存储器芯片方块图。图IE绘示依照本专利技术第一实施例存储器芯片操作方法流程图。图2A绘示依照本专利技术第二实施例的一种存储器芯片方块图。图2B绘不串彳丁闪存8S0P的焊塾排列顺序不意图。图2C绘示图2B中输入/输出焊垫SIOO SI03的测试信号、频率信号以及其它信号的波形图。图2D绘示依照本专利技术第二实施例存储器芯片操作方法流程图。主要元件符号说明2、22 :焊垫4、24 :输入缓冲器10,20 :存储器芯片120、220 :指令译码单元130,230 :预期数据产生器140、240 :读取器具体实施例方式本专利技术是有关于一种存储器芯片及其操作方法。存储器芯片具有多个焊垫。两组互补的测试信号输入至这些焊垫或两个频率的互补测试信号由这些焊垫输出，其中任意两实体相邻的焊垫所对应的测试信号是彼此互补的。因此，只要判断输入的两互补测试信号是否由这些焊垫成功地接收或者判断输出的两互补测试信号是否由这些焊垫成功地读取，即可容易地测试出这些焊垫是否有开路及短路的状态发生。实施例一请参照图1A，其绘示依照本专利技术第一实施例的一种存储器芯片方块图。存储器芯片10，例如是应用于多芯片封装(MCP)的已知良好 晶元(KGD)存储器，其包括多个焊垫2。在本实施例中，焊垫2包括地址焊垫以及输入/输出(I/O)焊垫。存储器芯片10更包括指令译码(command decode)单元120以及预期数据产生器130。存储器芯片10的焊垫2依序分别输入多个第一测试信号SI以及多个第二测试信号S2。如图IA所示，任意两实体相邻的焊垫2所对应的第一测试信号SI是彼此互补(O及I)，且对应各焊垫2的第一测试信号SI与第二测试信号S2也是彼此互补的。虽然本实施例中测试信号SI及S2是以输入至地址焊垫及输入/输出焊垫为例作说明，然本专利技术的测试信号SI以及S2也可以是仅输入至地址焊垫2用来测试地址焊垫2的状态。例如，存储器芯片10是一种平行闪存48TS0P，其包括22个地址焊垫AO A21以及16个输入/输出焊垫QO Q15，如图IB所示。此22个地址焊垫依照逻辑序列(logicsequence)分别为A0、A1、A2、· . · A20以及A21,且依照实体排列(physical pattern)分别为A1、A2、A3、A4、A5、A6、A7、A17、A18、A21、A20、A19、A8、A9、A10、A11、A12、A13、A14、A15(由左下到左上)以及A0、A16(分别位于右下及右上)。此16个输入/输出焊垫依照逻辑序列分别为 Q0、Ql、Q2、. . . Q14 及 Q15，且依照实体排列分别为 Q0、Q8、Ql、Q9、Q2、QlO、Q3、Q11、Q4、Q12、Q5、Q13、Q6、Q14、Q7 及 Q15 (由右下至右上)。第一及第二测试信号SI及S2与实体排列的地址焊垫AO A21以及输入/输出焊垫QO Q15的对应如下左侧Al A2 A3 A4 A5 A6 A7 A17 A18 A21SI :1 O I O I O I OIOS2 0 I O I O I O IOIA20 A19 A8 A9 AlO All A12 A13 A14 A15SI 1OI O IOIOIOS2 0IO I OIOIOI右侧AO QO Q8 Ql Q9 Q2 QlO本文档来自技高网...

【技术保护点】
一种存储器芯片的操作方法，该存储器芯片包括多个焊垫，其特征在于，该方法包括：提供多个第一信号至该多个焊垫，且这些第一信号在两实体相邻的该焊垫上是彼此互补的；提供一第二信号至该多个焊垫中的每一个，且该第二信号与在该多个焊垫中的每一个上的该第一信号是彼此互补的。

【技术特征摘要】
2008.05.28 US 61/056,463;2008.10.22 US 12/256,0421.一种存储器芯片的操作方法，该存储器芯片包括多个焊垫，其特征在于，该方法包括 提供多个第一信号至该多个焊垫，且这些第一信号在两实体相邻的该焊垫上是彼此互补的； 提供一第二信号至该多个焊垫中的每一个，且该第二信号与在该多个焊垫中的每一个上的该第一信号是彼此互补的。2.根据权利要求I所述的方法，其特征在于，该方法还包含一用以接收一测试指令的步骤；且该提供多个第一信号至该多个焊垫的步骤，包括响应于该测试指令而经由该多个焊垫输出该多个第一信号；且该提供第二信号至该多个焊垫中的每一个的步骤，包括响应于该测试指令而在该第一信号之后输出该第二信号。3.根据权利要求2所述的方法，其特征在于，该测试指令是由一输入/输出焊垫输入至该指令译码单元，且该指令译码单元是根据一频率信号译码该测试指令。4.根据权利要求2所述的方法，其特征在于，该多个焊垫的开路及短路状态可根据该多个焊垫读取的数据来检验。5.根据权利要求2所述的方法，其特征在于，还包含...

【专利技术属性】
技术研发人员：张坤龙，洪俊雄，余传英，李俊毅，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：