半导体测试装置与测试半导体元件的方法制造方法及图纸

一种半导体测试装置与测试半导体元件的方法，该装置包括多个测试焊盘；多个测试单元；一开关电路，耦合于测试焊盘与测试单元之间，开关电路包括多个开关元件；以及一控制电路，与开关电路耦合，控制电路可操控使选择性的开启开关元件的一子集合，以建立测试单元之中一被选择的测试单元以及一个或数个测试焊盘之间的电性连结。本发明专利技术可以减少测试焊盘的数量，容纳更多的测试单元，更符合先进以及未来集成电路的需求。

【技术实现步骤摘要】
本专利技术涉及半导体测试装置及测试方法，特别涉及半导体晶片的测试装置及测试方法。
技术介绍
半导体集成电路工业发展得相当快速。半导体材料与集成电路设计的技术演进造就了众多的集成电路世代，其中每个新世代的集成电路体积日益缩减，电路也更加复杂化。然而，这些优势同时也使得工艺的复杂度提升。为了实现集成电路的微缩，半导体工艺领域的制造技术同时也须提升。集成电路的发展过程中，功能密度(functional density,即单位晶片(wafer)面积所包含的互相稱合的元件数量)大体上增加，而几何面积(geometrysize，即工艺可实现的最小元件或线路)则减少。这个尺寸微缩的现象可使产出效率变佳，并节省制造成本。·半导体元件的工艺包括一种或多种测试流程。多个测试单元以及测试焊盘可用以执行测试。传统的测试方法中，测试单元的数量被局限于测试焊盘的数量。当半导体元件的尺寸日益微缩，可用晶片的表面积更显珍贵，因此，测试焊盘的数量更需要被限制，例如少于30组。由于表面积的考虑，使得能够安装的测试单元数量更加有限。如此有限的测试单元以及测试焊盘的数量可能不足以在先进的集成电路上执行有效率的测试流程。因此，即便本文档来自技高网...

【技术保护点】
一种半导体测试装置，包括：多个测试焊盘；多个测试单元；一开关电路，耦合于所述多个测试焊盘与所述多个测试单元之间，该开关电路包括多个开关元件；以及一控制电路，与该开关电路耦合，该控制电路可操控使选择性的开启所述多个开关元件的一子集合，以建立所述多个测试单元之中一被选择的测试单元以及一个或数个所述测试焊盘之间的电性连结。

【技术特征摘要】
2011.07.28 US 13/192,9381.一种半导体测试装置，包括 多个测试焊盘； 多个测试单元； 一开关电路，耦合于所述多个测试焊盘与所述多个测试单元之间，该开关电路包括多个开关元件；以及 一控制电路，与该开关电路耦合，该控制电路可操控使选择性的开启所述多个开关元件的一子集合，以建立所述多个测试单元之中一被选择的测试单元以及一个或数个所述测试焊盘之间的电性连结。2.如权利要求I所述的半导体测试装置，其中 所述多个测试单元分别包含多个端点；以及 该子集合中的每一开关元件皆电性耦合于该被选择的测试单元中相对应的一端点与所述多个测试焊盘之一之间。3.如权利要求I所述的半导体测试装置，其中该控制电路包括多个储存单元。4.如权利要求3所述的半导体测试装置，其中所述多个储存单元彼此串联并电性耦合，且其中每一所述储存单元的一输出端皆耦合至所述多个开关元件相对应的一子集合。5.如权利要求4所述的半导体测试装置，其中每一所述多个开关元件分别包括至少两输出/输入端点，以及至少一控制端点； 所述测试焊盘以及所述多个测试单元各自耦合至每一所述多个开关元件的一个或数个输入/输出端点；以及 所述多个储存单元分别与所述多个开关元件的一个或多个控制端点耦合。6.如权利要求3所述的半导体测试装置，其中所述储存单元被一时钟脉冲信号所驱动，且其中于该时钟脉冲信号的每一脉冲，该控制电路通过相对应的所述开关电路启动所述多个测试单元中不同的一个所述测试单元。7.—种元件，用于测试一半导体晶片，包括 多个导电性测试焊盘，可施加电信号于其上； 多个测试结构，分别包括一半导体电路部件； 一走线电路，包括多个可操控的开关，每一所述可操控的开关分别包括一控制端点、一输出...

【专利技术属性】
技术研发人员：邵志杰，钟堂轩，黄思嘉，曾焕棋，李建昌，萧玉兰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：