带有MUX-D扫描功能的脉冲动态逻辑门制造技术

本发明专利技术涉及带有MUX-D扫描功能的脉冲动态逻辑门。可扫描的脉冲动态逻辑门可包括响应于评估脉冲的有效而评估动态输入的评估网络。可以从时钟信号生成评估脉冲，使得其时长比时钟信号的短。在正常操作模式期间，当评估脉冲有效时，评估网络可以取决于动态输入的状态而使动态节点放电。动态节点的所产生的状态可以被存储在输出存储元件内。当评估脉冲被取消有效时，动态节点可以被预先充电。在扫描操作模式期间，动态节点可以保持预先充电。在扫描相关的控制信号的控制下，扫描数据可以被传输到输出存储元件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及处理器实现领域，更具体而言，涉及用于实现带有扫描功能的脉冲动态逻辑门的技术。
技术介绍
处理器及其他类型的集成电路，通常包括由在半导体衬底上制造的互连的晶体管构成的若干个逻辑电路。这样的逻辑电路可以根据若干个不同的电路设计样式来构建。例如，组合逻辑可以通过位于诸如触发器或R锁之类的钟控状态器件(clocked statedevice)之间的无时钟的静态互补金属氧化物半导体(CMOS)门的集合来实现。可另选地，取决于设计要求，某些组合功能可以通过诸如多米诺逻辑门之类的钟控动态门(clockeddynamic gate)来实现。 对于可测试性，集成电路常常包括扫描功能，通过该功能，可以将测试图案插入到电路中，并可以读出测试结果。基于扫描的测试可以比功能测试实现给定设计的更大的测试覆盖度，因为基于扫描的测试可以便于对逻辑的直接访问，否则通过正常的集成电路操作可能需要评估数百或数千执行周期。在某些情况下，基于扫描的测试可以允许测试电路元件，这些电路元件可能是不切实际或者甚至不可能通过功能测试来进行测试的。然而，大多数现有的用于设计和插入扫描功能的方法是静态逻辑系列所特定的。通本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.02.16 US 61/304,946;2010.12.07 US 61/420,696;1.一种设备，包括 耦合以在评估脉冲的有效期间评估ー个或多个输入并取决于所述ー个或多个输入而有选择地使动态节点放电的评估网络，其中所述评估脉冲是从时钟信号导出的，并且有效的时长比所述时钟信号有效的时长短； 耦合到所述动态节点的输出存储元件，其中在操作期间，所述输出存储元件生成取决于所述动态节点的输出；以及 耦合以在扫描操作模式期间响应于ー个或多个扫描输入信号的有效，将扫描数据输入到所述输出存储器元件的ー个或多个器件。2.如权利要求I所述的设备，其中，所述ー个或多个器件被耦合以实现多路复用数据(MUX-D)扫描门，以及其中，所述评估脉冲的ー个或多个版本被耦合以控制所述MUX-D扫描门的正常功能模式操作和扫描模式操作。3.如权利要求I所述的设备，其中，所述ー个或多个器件被耦合以实现电平敏感扫描设计(LSSD)扫描门，以及其中，不同于所述评估脉冲的扫描模式时钟被耦合以控制所述LSSD扫描门的扫描模式操作。4.如权利要求I所述的设备，其中，所述评估网络包括被配置为实现所述ー个或多个输入的逻辑功能的ー个或多个器件，其中，响应于在所述评估脉冲的有效期间满足所述逻辑功能的所述ー个或多个输入，在所述ー个或多个器件之间生成通过所述评估网络的ー个或多个放电路径。5.如权利要求4所述的设备,其中,所述ー个或多个器件包括ー个或多个N型场效应晶体管(NFET)。6.如权利要求I所述的设备，其中，所述ー个或多个输入以N取I格式编码。7.如权利要求I所述的设备，其中，在所述扫描操作模式期间，所述评估脉冲无效。8.如权利要求I所述的设备，其中，所述评估脉冲是从所述时钟信号导出的，以便所述评估脉冲的上升沿在所述时钟信号的上升沿之后发生，以及所述...

【专利技术属性】
技术研发人员：M·R·赛宁根，M·E·鲁纳斯，
申请(专利权)人：苹果公司，
类型：
国别省市：