【技术实现步骤摘要】
本专利技术属于功率集成电路
，涉及ー种高压驱动电路。
技术介绍
随着智能功率集成电路的快速发展，高压芯片的设计越来越受关注。高压驱动电路是高压芯片设计中不可或缺的重要部分，它要求大驱动能力、高耐压、小功耗和高可靠性等。同时由于控制电平为低压逻辑，所以高压电平转化电路的设计也至关重要。传统的高压驱动电路如图I所示，其包括高压电平位移电路和输出级电路。高压PMOS管Pll和P12、高压NMOS管Nll和N12、反相器INVll组成了高压电平位移电路，其中INVll的输入端和Nll的栅极接输入信号，INVll的输出端接N12的栅极，Pll的漏极、P12 的栅极和Nll的漏极相接，Pll的栅极、P12的漏极和N12的漏极耦接于S，作为高压电平位移电路的输出端。高压PMOS管P13和高压NMOS管N13组成输出级电路，其中N13的栅极接输入信号，P13的栅极接高压电平位移电路的输出端S，P13的漏极与N13的漏极相接，作为整个高压驱动电路的输出端。P11、P12和P13的源极都接高压电源Vhv，N11、N12和N13的源极都接參考电位Vss (GND)0 Pll和P...
【技术保护点】
一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路；输入信号IN接死区控制电路的输入端，死区控制电路的输出端A和B与高压电平位移电路相接，死区控制电路的输出端C与低端输出级电路相接，高压电平位移电路与电流源耦接于D，高压电平位移电路的输出端E控制高端输出级电路，高端输出级电路与低端输出级电路的连接点F作为整个高压驱动电路的输出端；高压电源VHV与高压电平位移电路和高端输出级电路相连，低压电源VDD与死区控制电路高压端相连，参考电位VSS与电流源低压端、死区控制电路低压端和低端输出级电路相连。
【技术特征摘要】
1.ー种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路；输入信号IN接死区控制电路的输入端，死区控制电路的输出端A和B与高压电平位移电路相接，死区控制电路的输出端C与低端输出级电路相接，高压电平位移电路与电流源耦接于D，高压电平位移电路的输出端E控制高端输出级电路，高端输出级电路与低端输出级电路的连接点F作为整个高压驱动电路的输出端；高压电源Vhv与高压电平位移电路和高端输出级电路相连，低压电源Vdd与死区控制电路高压端相连，參考电位Vss与电流源低压端、死区控制电路低压端和低端输出级电路相连。2.根据权利要求I所述的ー种高压驱动电路，其特征在于，所述高压电平位移电路由四个PMOS管M41、M42、M43和M44与两个高压NMOS管N41和N42构成；四个PMOS管M41、M42、M43和M44具有相同的宽长比，两个高压NMOS-Ml和N42具有相同的宽长比；四个PMOS管M41、M42、M43和M44的源极都接高压电源Vhv,两个高压NMOS管N41和N42的源极互连并接电流源输出端D ;第一高压NMOS-Ml的栅极接死区控制电路的输出端A，第二高压NMOS管N42的栅极接死区控制电路的输出端B ，第一 PMOS管M41和第二 PMOS管M42的漏极互连并接第一高压NMOS管N41的漏极，第三PMOS管M43和第四PMOS管M44的漏极互连并接第二高压NMOS管N42的漏极；第一 PMOS管M41和第三PMOS管M43的栅极互连并接第一高压NMOS管N41的漏极，第二 PMOS管M42和第四PMOS管M44的栅极互连并接第二高压NMOS管N42的漏极；第ニ高压NMOS管N42的漏极连接点E作为高压电平位移电路的输出端。3.根据权利要求I所述的ー种高压驱动电路，其特征在于，所述高端输出级电路由第一高压PMOS管P41构成；所述低端输出级电路由第三高压NMOS管N43构成；第一高压PMOS管P41和第三高压NMOS管N43都为薄栅氧器件；第一高压PMOS管P41的源极接高压电源Vhv，其栅极接高压电平位移电路的输出端E ;第一高压PMOS管P41的漏极与第三高压NMOS管N43的漏极互连点F作为整个高压驱动电路的输出端；第三高压NMOS管N43的栅极接死区控制电路的输出端C，其源极接參考电位Vss。4.根据权利要求I所述的ー种高压驱动电路，其特征在于，所述电流源可为各种形式的电流源，但应满足提供整个高压驱动电路所需的电流大小。5.根据权利要求4所述的ー种高压驱动电...
【专利技术属性】
技术研发人员：乔明，何逸涛，周锌，温恒娟，向凡，吴文杰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。