具有掉电数据保持功能的触发器制造技术

本发明专利技术提供一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其至少包括：具有数据输出端及数据恢复置位端的双置位端触发单元；用于根据电源电压发出掉电或上电置位信号的电源监测单元；用以生成set或reset信号的信号生成单元；以及相变存储单元，该相变存储单元在掉电时写入与所述set或reset信号相对应的数据至所述存储器中，在上电时，自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据，藉此发明专利技术以实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而降低高速掉电数据保护电路设计的成本。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种用于集成电路系统中基于相变存储单元的具有掉电数据保持功能的触发器。
技术介绍
掉电数据保持技术广泛使用于集成电路的系统中，在掉电时把触发器输出的数据 或触发器的状态保存起来，便于记录的查找，因而是控制系统或保密系统中保证数据安全的必备电路。目前常用的掉电数据保持技术主要有两种一种是在掉电时使用备用电源防止数据丢失，该种方法如果在集成电路内部实现掉电数据保护时，需要很大的电容，而且保存的时间很短(其保存的时间在毫秒量级)，否则就要用备用电池或用不间断电源，所付出的代价很大；另一种是在电源电压降低到一定程度之前，发出掉电信号，通知控制器把数据安全转移到非挥发存储器中，该种方法采用的非挥发存储器一般是EEPROM或flash存储器，虽然这两种非挥发存储器都可以在集成电路内部实现，但与CMOS工艺兼容的工艺比较复杂，而且在快速掉电的情况下，数据来不及保存，例如小于一个微秒的掉电速度。为了解决快速掉电数据保存的问题，目前在一些特殊的场合使用铁电存储器，但这些都未能解决降低高速掉电数据保护电路设计成本的问题。本专利技术人在研究中发现，相变存储元件的制作工艺与传统的CMOS工艺可兼容，且成本比EEPROM、Flash存储器的成本都要低，而且速度比EEPROM、flash存储器要快几个数量级，所以相变器件是一种新兴的存储器。呈如图I所示，图I显示为一个使相变器件发生相变的等效电路图。相变单元PCM可以等效为一个可变电阻R，所述相变单元PCM的一端接地，另一端接位线BL，在字线WL选通后，驱动电流通过位线BL注入到相变单元PCM，使相变单元PCM发生相变。由此可知，用于集成电路系统的初始化，且基于相变存储单元的掉电数据保持触发器技术，以降低现行的高速掉电数据保护电路的成本，已成为本领域内的技术人员所亟待研究的课题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于相变存储单元的具有掉电数据保持功能的触发器，以对该相变存储单元反复进行读写擦操作，并藉由相变存储单元的制造工艺简单以及可与CMOS工艺兼容的优点，实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而实现一种低成本高速掉电数据保护电路的设计。为实现上述目的及其他相关目的，本专利技术提供一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其特征在于，所述触发器至少包括双置位端触发单元，至少具有一数据输出端及数据恢复置位端；电源监测单元，连接一电源输入端，用于监测到输入的电源电压低于一预设值时发出一掉电置位信号，以及用于监测到输入的电源电压高于一预设值时发出ー上电置位信号；信号生成単元，连接于所述电源检测单元及双置位端触发单元，用于接收到所述掉电置位信号时，检测所述双置位端触发单元的数据输出端所输出的数据类型，并依据该数据类型生成set或reset信号并输出；相变存储単元，连接于所述电源监测单元、信号生成単元、以及双置位端触发单元，具有用以读数据的读电路、写数据的写电路、以及存储数据的存储器，其中，所述相变存储单元接收到所述set或reset信号吋，启动所述写电路，写入与所述set或reset信号相对应的数据至所述存储器中，所述相变存储单元接收到所述上电置位信号时，启动所述读电路以自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据。本专利技术的具有掉电数据保持功能的触发器，还包括一锁存单元，连接于所述相变存储单元与所述双置位端触发单元的置位端之间，用于将所述读电路自所述存储器中读出存储的数据予以锁存，并输出至所述双置位端触发单元的数据恢复置位端。具体地，所述锁存单元还连接于电源监测单元，用以接收到上电置位信号吋，将锁存的数据输出至所述双置位端触发单元的数据恢复置位端。 在本专利技术的具有掉电数据保持功能的触发器中，所述双置位端触发单元还包括一软复位信号端，连接于一外部控制电路，所述软复位信号端有效时，屏蔽所述数据恢复置位端。具体地，所述双置位端触发单元还包括有选择电路，分别连接所述软复位信号端与数据恢复置位端。在本专利技术的具有掉电数据保持功能的触发器中，所述存储器是利用相变材料的晶态和非晶态的特性来实现数据的存储。如上所述，本专利技术的具有掉电数据保持功能的触发器，由于其相变存储単元的制作エ艺与传统的CMOSエ艺可兼容，且成本比EEPR0M、Flash存储器的成本都要低，而且速度比EEPROM、flash存储器要快几个数量级，实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而降低了高速掉电数据保护电路设计的成本。附图说明图I显示为ー个使相变器件发生相变的等效电路图。图2显示为本专利技术具有掉电数据保持功能的触发器的原理框图。图3显示为本专利技术中双置位端触发单元的电路原理示意图。图4显示为本专利技术中双置位端触发单元的选择电路原理示意图。图5显示为本专利技术中电源监测单元输出的置位信号示意图。图6显示为本专利技术中信号生成単元的电路原理示意图。图7显示为本专利技术中读、写电路的原理示意图。具体实施例方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所掲示的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰或改变。请参阅图2至图7，需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图2，显示为本专利技术具有掉电数据保持功能的触发器的原理框图。如图所示，本专利技术提供一种具有掉电数据保持功能的触发器1，应用于集成电路系统中，所述触发器I至少包括双置位端触发单元11，电源监测单元12，信号生成单元13，相变存储单元14，以及锁存单元15。请参阅图3及图4,图3显示为本专利技术中双置位端触发单元的电路原理示意图，图4显示为本专利技术中双置位端触发单元的选择电路原理示意图，如图3所示，所述双置位端触发单元11具有一数据输出端(图示中Q)、数据恢复置位端(图示中Drecover)、及软复位信号端(图示中Sreset)，其中，所述数据输出端可以输出两种不同的数据类型，如图3所示，所述数据输出端如图中所示的Q端，该Q端输出的数据类型例如为Q = “I”以及Q = “O”两种。也就是说，在所述双置位端触发单元11掉电时，其Q端输出的数据非“O”即“ I ”。 在本实施方式中，所述双置位端触发单元11还包括有选择电路，如图4所示,所述选择电路(图中所示的Mux21、Mux22)，该Mux21与Mux22是一个二选一电路，其中，该Mux21分别连接所述软复位信号端(图示中Sreset)以及所述数据恢复置位端(图示中Drecover)，其中，所述软复位信号端连接于一外部控制电路(未予以图示)，所述软复位信号端有效时，屏蔽所述数据恢复置位端，换言之，所述软复位信号端有效时，与一般常用的触发器一样使用，可以屏蔽该双置位端触发单元11的数据恢复功能。在具体的本文档来自技高网...

【技术保护点】
一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其特征在于，所述触发器至少包括：双置位端触发单元，至少具有一数据输出端及数据恢复置位端；电源监测单元，连接一电源输入端，用于监测到输入的电源电压低于一预设值时发出一掉电置位信号，以及用于监测到输入的电源电压高于一预设值时发出一上电置位信号；信号生成单元，连接于所述电源检测单元及双置位端触发单元，用于接收到所述掉电置位信号时，检测所述双置位端触发单元的数据输出端所输出的数据类型，并依据该数据类型生成set或reset信号并输出；相变存储单元，连接于所述电源监测单元、信号生成单元、以及双置位端触发单元，具有用以读数据的读电路、写数据的写电路、以及存储数据的存储器，其中，所述相变存储单元接收到所述set或reset信号时，启动所述写电路，写入与所述set或reset信号相对应的数据至所述存储器中，所述相变存储单元接收到所述上电置位信号时，启动所述读电路以自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据。

【技术特征摘要】
1.一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其特征在于，所述触发器至少包括 双置位端触发单元，至少具有一数据输出端及数据恢复置位端； 电源监测单元，连接一电源输入端，用于监测到输入的电源电压低于一预设值时发出一掉电置位信号，以及用于监测到输入的电源电压高于一预设值时发出一上电置位信号； 信号生成单元，连接于所述电源检测单元及双置位端触发单元，用于接收到所述掉电置位信号时，检测所述双置位端触发单元的数据输出端所输出的数据类型，并依据该数据类型生成set或reset信号并输出； 相变存储单元，连接于所述电源监测单元、信号生成单元、以及双置位端触发单元，具有用以读数据的读电路、写数据的写电路、以及存储数据的存储器，其中，所述相变存储单元接收到所述set或reset信号时,启动所述写电路,写入与所述set或reset信号相对应的数据至所述存储器中，所述相变存储单元接收到所述上电置位信号时，启动所述读电路以自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端...

【专利技术属性】
技术研发人员：陈后鹏，王倩，蔡道林，金荣，陈小刚，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：