在一个实施例中，本发明专利技术包括一种方法，所述方法用于获得诸如处理器的半导体器件的动态工作参数信息，基于动态工作参数信息确定所述器件的整体或者其一个或多个部分的动态使用情况，并且基于动态使用情况动态估算所述器件的剩余寿命。可以根据估算剩余寿命按照所期望的方式控制所述器件。还描述了其他实施例，并要求对其进行保护。
【技术实现步骤摘要】
本专利技术的实施例涉及半导体器件，更具体而言，涉及确定这种器件的预期寿命。
技术介绍
半导体器件的寿命(S卩，其无故障工作时间)的测量涉及当前和未来的工艺，因为晶体管和其他结构将变得更小，退化得更快。现有的预测这种器件的寿命的方法是静态方 法，其在温度、电压和频率方面针对整个器件寿命假设固定条件。然而，其动态特性可能与所假设的固定条件相差悬殊。此外，集成电路(IC)内的每一资源都在不同的条件下工作，因而对于不同的资源将产生不同的寿命。器件寿命一代一代缩短。此外，寿命取决于诸如不同的工作电压和温度的实际工作参数以及不同技术的缩放(scaling)趋势。这一逐渐缩短的寿命源自若干退化源电迁移、应力迁移、时间相关介质击穿(TDDB)、负偏置温度不稳定性(NBTI)和热循环。假设由这些因素导致的故障率均匀地分布在五个源上。通常将这一故障率称为故障时间比(failures in time，FIT)，即，IO9小时内的预期故障数量。可以采用FIT值获得作为1/FIT的平均无故障时间(MTTF)，这是业内通常采用的测度。对于任何技术而言，均可以通过假设在固定条件(例如，温度、电压、频率和利用率)下稳态运行而获得MTTF。然而，温度、电压、频率和利用率都会随着电路寿命而变化，因而稳态机制无法准确预测器件的寿命。因此，有必要改进寿命测量。附图说明图I是根据本专利技术的一个实施例的处理器的方框图；图2是根据本专利技术的另一实施例的处理器的方框图；图3是根据本专利技术的一个实施例的方法的流程图；图4是根据本专利技术的一个实施例控制资源的流程图；图5是根据本专利技术的实施例的多处理器系统的方框图。具体实施例方式在各个实施例中，可以执行对诸如处理器、存储器控制器和其他功能单元的半导体器件的剩余寿命的动态估算。可以在每个器件(例如，集成电路(IC))的基础上或者在更细粒度的基础上进行动态寿命估算。例如，在用于处理器的实施例中，可以在多内核处理器中在每个内核的基础上进行寿命估算。此外，在其他实施方式中，可以在每个块的基础上进行寿命估算，例如，在每个功能单元、高速缓存结构、寄存器堆或者其他块的基础上进行寿命估算。寿命估算可以既考虑器件的工作时间，又考虑器件处于空闲状态的时间。通过这种方式，可以确定剩余寿命的精确估算。如以下将进一步讨论的那样，可以按照周期性间隔执行对器件的使用情况或者所谓的里程(mileage)的判断，从而使寿命估算可以准确地反映器件的动态工作条件。此外，在各个间隔处，可以将所确定的里程与器件寿命的静态估算进行比较。通过这种方式，可以有规则地判定所估算的剩余寿命。利用这一估算的剩余寿命，可以按照(例如)延长其寿命的方式，或者按照在考虑剩余器件能力的情况下通过控制器件来改善或者延续其性能的方式对器件加以控制。现在参考图1，其示出根据本专利技术的实施例的处理器的方框图。如图I所示，处理器10可以是具有第一内核(即内核A) 20和第二内核(B卩，内核B) 30的双内核处理器。尽管在图I的实施例中示出了双内核，但是应当理解，本专利技术的范围不受这样的限制，在其他实施例中，单内核或者多内核处理器也可以利用本专利技术的实施例。 仍然参考图I，所示出的第一内核20包括各种块，所述块包括一个或多个执行单元22、一个或多个寄存器堆24以及一个或多个高速缓存26。当然，指定的内核架构可以包括额外的块，例如，存储器类结构(寄存器堆、高速缓存、队列等)和其他组合电路(执行单元、解码逻辑等)。在各个实施例中，执行单元22可以采取各种形式并且可以例如包括一个或多个标量处理单元，例如，整数单元和浮点单元。此外，一个或多个单指令多数据(SIMD)单元可以连同诸如地址生成单元等其他功能单元一起存在。此外，第一内核20包括例如可以为微控制器的控制器28。控制器28可以用于执行根据本专利技术的实施例的动态寿命估算方法。此外，在一些实施例中，控制器28还可以至少基于所确定的估算剩余寿命控制执行单元22的操作，在下文中将对其做进一步讨论。第一内核20还包括测量内核的工作参数的多个传感器。在图I所示的实施例中，每一块包括其自己的传感器。相应地，传感器21与执行单元22相关联，传感器23与寄存器堆24相关联，传感器25与高速缓存26相关联。尽管示出了这些相关传感器，但是应当理解，在不同的实施方式中可以存在更多或者更少的传感器。此外，所述传感器可以具有相同或者不同的类型。例如，在一个实施例中，这些传感器中的每一个可以是诸如基于二极管的传感器的温度传感器。在其他实施例中，还可以存在其他工作参数传感器，例如，电流传感器、电压传感器等。此外，如图I所示，控制器28包括存储器27，例如，其可以是用于动态存储所确定的寿命估算信息的非易失性存储器。此外，在一些实施例中，存储器27可以包括用于执行根据本专利技术的实施例的动态寿命测量方法的微码。在这样的实施例中，如果控制器28不包括单独的用于计算里程的逻辑，则控制器28可以控制执行单元22中的一个或多个的操作，以执行微码。处理器10还可以包括耦合到两个内核的高速缓冲存储器40。而高速缓冲存储器40又可以耦合到存储器控制器集线器(MCH) 50，所述存储器控制器集线器提供高速缓冲存储器40和诸如处理器10与其耦合的系统存储器的存储器分级体系的其他部分之间的控制和通信。尽管在图I中为了便于举例说明没有示出，但是应当理解，第二内核30可以包括与第一内核20所示的结构相类似的结构。当然，其他实施方式也是可能的。例如，代替每一内核内的专用控制器，可以在处理器内存在单个控制器，以接收来自多个内核的工作参数信息，并且基于所述信息确定估算剩余寿命。此外，在一些实施例中，控制器28可以包括其自己的处理能力，从而根据从各个传感器接收的信息确定估算剩余寿命。然而，作为替代，在其他实施方式中，控制器28可以控制其相关内核的流水线(pipeline)，从而清除未决操作，并提供用于在内核的资源上执行的代码，以实现对估算剩余寿命的动态测量。尽管在这里是在多内核环境下进行了说明，但是可以将本专利技术的实施例应用于任何其温度、电压和频率受到监视的器件。现在参考图2，其示出了根据本专利技术的另一实施例的处理器的方框图。如图2所示，处理器100又可以是多内核处理器，更具体而言，可以使双内核处理器。然而，在该实施例中，存在专用控制器160以处理对于处理器100内的资源的估算剩余寿命的确定。如图2所示，处理器100包括第一内核(B卩，内核A) 120和第二内核(B卩，内核B)130。此外，与以上针对图I所进行的描述相似，处理器100包括耦合到内核的高速缓冲存储器140，所述高速缓冲存储器140又经由MCH 150耦合到(例如)处理器100所处的系统 的正面总线(FSB)。在其他实施例中，可以经由一个或多个点对点互连将处理器100耦合到诸如存储器、芯片组等的其他部件。第一内核120包括一个或多个执行单元122、一个或多个寄存器堆124以及一个或多个高速缓存126。尽管在图2的实施例中示出了这些具体的块，但是应当理解在其他实施例中可以存在更多或者按不同方式布置的块。此外，第一内核120包括传感器128，其可以是用于测量第一内核120的工作参数的单个传感器。例如，传感器128可以是用于测量内核的温度的温度传本文档来自技高网...
【技术保护点】
一种方法，包括：基于至少一个资源的实际里程和静态预测寿命估算所述至少一个资源的动态寿命；以及基于对于所述至少一个资源获得的动态信息确定所述至少一个资源的实际里程。
【技术特征摘要】
1.一种方法，包括 基于至少一个资源的实际里程和静态预测寿命估算所述至少一个资源的动态寿命；以及 基于对于所述至少一个资源获得的动态信息确定所述至少一个资源的实际里程。2.根据权利要求I所述的方法，还包括按照周期性间隔确定所述实际里程，并将所述实际里程保存在半导体器件的非易失性存储器中。3.根据权利要求2所述的方法，还包括确定所述周期性间隔的所述实际里程，并将其与所保存的实际里程累计，从而更新所保存的实际里程。4.根据权利要求2所述的方法，还包括如果所述至少一个资源在所述周期性间隔内处于工作状态，则根据第一计算确定所述实际里程，如果所述至少一个资源在所述周期性间 隔内处于非工作状态，则根据第二计算确定所述实际里程。5.一种半导体设备，包括 一种处理器，包括 至少一个执行指令的资源； 至少一个环境传感器；以及 耦合到所述至少一个环境传感器的逻辑，其用于基于至少一个资源的实际里程和静态预测寿命估算所述至少一个资源的动态寿命，并且基于对于所述至少一个资源获得的动态信息确定所述至少一个资源的实际里程； 基于所估算的动态寿命控制所述处理器的控制器。6.根据权利要求5所述的半导体设备，其中所述逻辑用于按照周期性间隔确定所述实际里程，并将所述实际里程保存在所述半导体设备的非易失性存储器中。7.根据权利要求6所述的半导体设备，其中所述逻辑用于确定所述周期性间隔的所述实际里程，并将其与所保存的实际里程累计，从而更新所保存的实际里程。8.根据权利要...
【专利技术属性】
技术研发人员：X·韦拉，J·阿韦利亚，O·云萨尔，O·埃尔金，A·冈萨雷斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。