硬件设计的混合式并发及串行逻辑仿真制造技术

提供了一种仿真以HDL描述的设计的方法。在该方法中，该设计的模块可被划分成用于由串行仿真引擎仿真的诸第一模块和用于由并发仿真引擎仿真的诸第二模块。可基于与HDL的执行模型一致的事件类来区分诸第一和第二模块的仿真优先级。串行和并发仿真引擎的仿真可针对每一事件类来同步。同步可包括在串行仿真引擎与并发仿真引擎之间传递经更新的接口变量值，由诸第二模块将其与诸第一模块的至少一子集共享。该传递可包括转译经更新的接口变量值的表示。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及逻辑仿真，且尤其涉及包括串行仿真引擎和并发仿真引擎的集成逻辑仿真器。相关技术逻辑仿真是电子电路的设计流程中的必要步骤。逻辑仿真通常借助于被称为逻辑仿真器的电子设计自动化(EDA)软件工具来执行，该逻辑仿真器处理通常以硬件描述语言(HDL)代码的形式提供的硬件设计。在将硬件设计交付给生产实际电子电路的物理实现阶段之前，硬件设计者执行大量的逻辑仿真来验证硬件设计遵循其规范。在典型的硬件设计流程中，伴随着设计过程一起执行功能验证过程以便使得生产出不遵循其规范的电路的风险最小化。逻辑仿真通常生成用户有兴趣观察的一组电路信号的波形作为其结果。用户可以分析并可视化所生成的波形以验证该硬件设计正确地工作。逻辑仿真器也支持对具有嵌入式断言的硬件设计的仿真，嵌入式断言使用电路信号的值来检测导致电路故障的条件。逻辑仿真器在仿真电路的同时评估此类断言，并将其违例报告给用户。基于这些违例报告，用户可以发现和修复硬件设计中的设计错误。专利技术概述提供了一种仿真通过硬件描述语言(HDL)规定的设计的方法。在该方法中，可运行集成逻辑仿真器。该集成逻辑仿真器可包括串行仿真引擎和并发仿真引擎。串行本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：K·惠斯南特，C·巴赛尔，G·P·萨吉斯，
申请(专利权)人：辛奥普希斯股份有限公司，
类型：发明
国别省市：