一种矩阵化eID总线电路制造技术

本发明专利技术公开了一种矩阵化eID总线电路，包括控制单元和若干电子标签单元，控制单元引出的数据总线eID-1、eID-2…eID-M分别接到电子标签单元1、电子标签单元2…电子标签单元N上的第1～M个eID芯片的I/O端口，组成横向的数据总线架构，M、N均为大于2的整数；控制单元引出的控制总线COM-1、COM-2～COM-N分别接到电子标签单元1、电子标签单元2…电子标签单元N上的第1～M个eID芯片的接地端，组成纵向的控制总线架构，横向的数据总线架构与纵向的控制总线架构共同构成矩阵化eID总线电路。本发明专利技术节约总线资源，能准确读取几百上千个eID芯片，且同一根总线上所带eID芯片的数量不受限制。

【技术实现步骤摘要】

本专利技术涉及光通信领域，特别是涉及一种矩阵化eID总线电路。
技术介绍
由于FTTH (Fiber To The Home,光纤到户)的广泛应用，全球ODN (OpticalDistribution Network,光分配网)迎来爆发式增长,全球范围内的FTTH建设热潮进一步推动了 ODN市场发展。由于FTTH主要采用PON(Passive Optical Network,无源光网络)技术，它将一个OLT (Optical Line Tterminal，光线路终端)分路给数十上百上千个ONU(Optical Network Unit，光网络单元)，这就使得ODN网的用户端产生出海量的光纤线路需要进行配线调度维护管理。早期的光缆线路基本都是点对点线路，管理相对容易，而为FTTH服务的ODN网络 则是点对多点的线路，继续沿用目前只能人工识别的字符标签进行光纤配线管理，其维护工作量和管理难度就会大幅上升。加上PON技术一对多的无源光网络特性，这就使得在一个光分支网络上，用户可以随意接入到任何一个支路上进行正常的信号传输，而不为网络管理者所感知。这一特性使得ODN的可管理性大幅下降。人工管理的漏洞就会使得网络数据与实际网络状况出现不相一致的错误，这对后续的网络维护工作就会带来很多困难。为解决这一问题，出现了智能ODN的光配线管理技术，它以eID(电子标签)为基础，对每个光纤活动连接器赋予一个具有全球唯一编码的eID芯片，利用电子自动采集的方式对光纤配线进行管理，以杜绝人工管理可能产生的错误，并利用计算机网络技术对网络维护进行指导，从而可以迅速在密密麻麻的配线架适配器阵列中突出显示出需要进行操作的端口，以降低劳动强度。利用现有的单总线架构，读写eID芯片时，总线上可接的芯片数量有限，只能接3 5个，且读写时容易出错。芯片数量增加时，现有的单总线架构不能使用，达不到预期的效果。由于ODN大多数处于无源化的应用环境，因此需要采用一种简单有效、低功耗、低成本的总线架构，能够识别几百上千个eID的电路，来组建一个可靠的智能ODN系统。
技术实现思路
本专利技术的目的是为了克服上述
技术介绍
的不足，提供一种简单有效、低功耗、低成本的矩阵化eID总线电路，既能够节约总线资源，又能够准确无误地读取几百上千个eID芯片，错误率为0，且同一根总线上所带eID芯片的数量不受限制，适合用来组成可靠的智能ODN系统。本专利技术提供的一种矩阵化eID总线电路，包括控制单元和若干电子标签单元，所述控制单元包括CPU，电子标签单元包括若干eID芯片，控制单元引出的数据总线eID-1、eID_2…eID_M分别接到电子标签单兀I、电子标签单兀2…电子标签单兀N上的第I M个eID芯片的1/0端口，组成横向的数据总线架构，M、N均为大于2的整数；控制单元引出的控制总线C0M-1、C0M-2 COM-N分别接到电子标签单元I、电子标签单元2…电子标签单元N上的第I MfeID芯片的接地端，组成纵向的控制总线架构，所述横向的数据总线架构与纵向的控制总线架构共同构成矩阵化eID总线电路。在上述技术方案中，所述控制单元通过矩阵化的数据总线和控制总线对各电子标签单元进行分时控制。在上述技术方案中，所述分时控制的过程如下控制单元通过将控制总线C0M-1 COM-N中的一个电平置为低，来选中电子标签单元，使该电子标签单元中的eID芯片的接地端接地，控制单元通过数据总线eID-1 elD-M分别对该电子标签单元上的eID芯片进行读写操作；同时，控制其它电子标签单元的eID芯片的接地端接高，禁止其它电子标签单元的eID芯片同时工作。在上述技术方案中，所述控制单元的CPU采用软件控制，模拟eID芯片所要求的时序，通过CPU的GPIO总线扩展器接口，直接连接eID芯片的I/O端口，对数据进行读写操作。在上述技术方案中，所述矩阵化eID总线电路还包括CPLD或FPGA，控制单元的 CPU通过数据总线、地址总线和控制总线与CPLD/FPGA连接，CPU将信号写入CPLD/FPGA的相关寄存器，CPU对相关寄存器进行读写操作，再由CPLD/FPGA通过逻辑转换，转换成eID芯片所需的数据信号，连接到eID芯片的I/O端口。在上述技术方案中，所述矩阵化eID总线电路还包括与CPLD/FPGA相连的驱动芯片或场效应管，通过增加芯片驱动或场效应管驱动，来控制eID芯片的COM接地端当CPU控制CPLD/FPGA的控制线CS-I CS-N变高电平时，导通对应的场效应管，使之输出为低电平，相应的控制信号C0M-1 COM-N变低。在上述技术方案中，所述CPLD/FPGA的的CS-1 CS-N控制线上连接有下拉电阻。在上述技术方案中，所述电子标签单元单元中每个eID芯片的I/O端口接一根数据总线，与数据总线eID-1 eID-M——对应。在上述技术方案中，所述电子标签单元单元中每个eID芯片的接地端串接一个正向的二极管，并通过一个反向的二极管接地GND，以去掉系统中同一总线上其它未工作的eID芯片对正在工作的芯片的干扰。与现有技术相比，本专利技术的优点如下(I)本专利技术能够节约总线资源，通过这个矩阵化的数据总线和控制总线的分时控制，达到以最少的总线资源(M条数据线+N条控制线)，来读写最大数目的eID芯片数量(MXN)。(2)本专利技术通过CPLD/FPGA扩展端口来实现对更多数量的eID芯片的读写操作，能够准确无误地读取几百上千个eID芯片，错误率为0，且同一根总线上所带eID芯片的数量不受限制，简单有效、低功耗、低成本。(3)本专利技术在CS-I CS-N控制线上增加下拉电阻R，控制信号比较稳定，能够可靠地控制场效应管的工作状态，不发生误动作。(4)本专利技术在eID芯片的接地端串接一个正向的二极管，同时增加一个反向的二极管接地GND，有利于去掉系统中同一总线上其它未工作的eID芯片对正在工作的芯片的干扰，从而使系统可靠工作。附图说明图I是本专利技术实施例中矩阵化eID总线电路的结构框图。图2是本专利技术实施例中控制单元的电路图。图3是本专利技术实施例中电子标签单元的电路图。具体实施例方式下面结合附图及具体实施例对本专利技术作进一步的详细描述。参见图I所示，本专利技术实施例提供的一种矩阵化eID总线电路，包括控制单元和若干电子标签单元，控制单元包括CPU，电子标签单元包括若干eID芯片，控制单元引出的数据总线eID_l、eID_2“* eID_M分别接到电子标签单兀I、电子标签单兀2…电子标签单兀N上的第I M个eID芯片的l/0(lnput/0utput,输入输出)端口，组成了一组横向的数据总线架构，M、N均为大于2的整数。控制单元引出的控制总线COM-1、C0M-2 COM-N分别接 到电子标签单元I、电子标签单元2…电子标签单元N上的第I M个eID芯片的接地端，组成一个纵向的控制总线架构。横向的数据总线架构与纵向的控制总线架构共同构成矩阵化eID总线电路。控制单元在某一时刻通过把控制信号C0M-1 COM-N中某一个的电平置为低，从而选中该电子标签单元，使该电子标签单元中的eID芯片的接地端接地，控制单元就可以通过数据总线eID-1 eID-M分别对该单元上的eID芯片进行读写操作。同时，控制单元控制其它电子本文档来自技高网...

【技术保护点】
一种矩阵化eID总线电路，包括控制单元和若干电子标签单元，其特征在于：所述控制单元包括CPU，电子标签单元包括若干eID芯片，控制单元引出的数据总线eID？1、eID？2…eID？M分别接到电子标签单元1、电子标签单元2…电子标签单元N上的第1～M个eID芯片的I/O端口，组成横向的数据总线架构，M、N均为大于2的整数；控制单元引出的控制总线COM？1、COM？2～COM？N分别接到电子标签单元1、电子标签单元2…电子标签单元N上的第1～M个eID芯片的接地端，组成纵向的控制总线架构，所述横向的数据总线架构与纵向的控制总线架构共同构成矩阵化eID总线电路。

【技术特征摘要】
1.一种矩阵化eID总线电路，包括控制单元和若干电子标签单元，其特征在于所述控制单元包括CPU，电子标签单元包括若干eID芯片，控制单元引出的数据总线eID-1、eID_2…eID_M分别接到电子标签单兀I、电子标签单兀2…电子标签单兀N上的第I M个eID芯片的I/O端口，组成横向的数据总线架构，M、N均为大于2的整数；控制单元引出的控制总线COM-I、C0M-2 COM-N分别接到电子标签单元I、电子标签单元2…电子标签单元N上的第I MfeID芯片的接地端，组成纵向的控制总线架构，所述横向的数据总线架构与纵向的控制总线架构共同构成矩阵化eID总线电路。2.如权利要求I所述的一种矩阵化eID总线电路，其特征在于所述控制单元通过矩阵化的数据总线和控制总线对各电子标签单元进行分时控制。3.如权利要求2所述的一种矩阵化eID总线电路，其特征在于所述分时控制的过程如下控制单元通过将控制总线C0M-1 COM-N中的一个电平置为低，来选中电子标签单元，使该电子标签单元中的eID芯片的接地端接地，控制单元通过数据总线eID-1 eID_M分别对该电子标签单元上的eID芯片进行读写操作；同时，控制其它电子标签单元的eID芯片的接地端接高，禁止其它电子标签单元的eID芯片同时工作。4.如权利要求I所述的一种矩阵化eID总线电路，其特征在于所述控制单元的CPU采用软件控制，模拟eID芯片所要求的时序，通过CPU的GPIO总线扩展器接口，直接连接eID芯片...

【专利技术属性】
技术研发人员：陈求福，雷非，王阳，易熳，
申请(专利权)人：烽火通信科技股份有限公司，
类型：发明
国别省市：