发光控制电路、发光控制方法和移位寄存器技术

本发明专利技术提供了一种发光控制电路、发光控制方法和移位寄存器。所述发光控制电路包括输入端、输入采样单元、输出单元、复位单元、输出拉低单元和发光控制信号输出端，所述输入采样单元在第一时钟信号的控制下对输入信号进行采样；所述输出单元在所述输入采样单元对输入信号进行采样后，在第二时钟信号的控制下产生发光控制信号；所述复位单元在第三时钟信号的控制下通过所述输出拉低单元对所述发光控制信号进行复位。本发明专利技术可以确保在显示数据写入像素单元的过程中，OLED器件处于关闭状态，而显示数据写入像素单元后，OLED器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。

【技术实现步骤摘要】

本专利技术涉及有机发光显示领域，尤其涉及一种发光控制电路、发光控制方法和移位寄存器。
技术介绍
有机发光显示二极管(OLED)由于具有高亮度、宽视角、较快的响应速度等优点，已越来越多地被应用于高性能显示中。传统的无源矩阵有机发光显示二极管(PMOLED)随着显示尺寸的增大，需要更短的单个像素的驱动时间，因而需要增大瞬态电流，增加功耗；同时大电流的应用会造成ITO线上压降过大，并使OLED工作电压过高，进而降低其效率。而有源矩阵有机发光显示二极管(AMOLED)通过开关管逐行扫描输入OLED电流，可以很好地解决这些问题。·对于AMOLED (有源矩阵有机发光二极管)显示，不仅需要产生行选通信号，控制与该栅线相连像素的开/关状态，还需要对于有机发光显示二极管的开/关状态进行控制，该有机发光显示二极管的状态控制信号对于P型晶体管构成的AMOLED显示背板是一正电平信号，来确保在显示数据写入像素单元的过程中，OLED器件处于关闭状态，而当显示数据写入像素单元之后，OLED器件开启发光，以此来确保显示图像不会由于像素电路在数据的写入时的不稳定状态发生闪烁。
技术实现思路
本专利技术的主要目的在于提供一种发光控制电路、发光控制方法和移位寄存器，可以确保在显示数据写入像素单元的过程中，OLED器件处于关闭状态，而显示数据写入像素单元后，OLED器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。为了达到上述目的，本专利技术提供了一种发光控制电路，用于产生在AMOLED中控制OLED发光的发光控制信号，所述发光控制信号与栅极驱动信号反相；所述发光控制电路包括输入端、输入采样单元、输出单元、复位单元、输出拉低单元和发光控制信号输出端，其中，所述输出拉低单元与所述发光控制信号输出端连接；所述输入米样单兀,分别与所述输入端、第一时钟信号输入端和所述输出拉低单元连接，用于在第一时钟信号的控制下对输入信号进行采样，并将采样得到的信号通过所述输出拉低单元传送至所述发光控制信号输出端；所述输出单元，分别与所述输入采样单元、第二时钟信号输入端和所述发光控制信号输出端连接，用于在所述输入采样单元对输入信号进行采样后，在第二时钟信号的控制下产生发光控制信号，并将该发光控制信号传送至所述发光控制信号输出端；所述复位单元，分别与第三时钟信号输入端和所述输出拉低单元连接，用于在第三时钟信号的控制下向所述输出拉低单元发出复位控制信号；所述输出拉低单元，用于根据该复位控制信号对所述发光控制信号进行复位。实施时，所述输入采样单元包括第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管，栅极与第一时钟信号输入端连接，源极与所述输出单元连接，漏极与所述输入端连接；第二薄膜晶体管，栅极与第一时钟信号输入端连接，源极与输出单元连接，漏极与驱动电源的低电平输出端连接。实施时，所述输出单元包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容和第二电容；第三薄膜晶体管，栅极与第一薄膜晶体管的源极连接，源极与第四薄膜晶体管的栅极连接，漏极与第二时钟信号输入端连接； 第四薄膜晶体管，栅极与第三薄膜晶体管的源极连接，源极与第六薄膜晶体管的栅极连接，漏极与驱动电源的低电平输出端连接；第五薄膜晶体管，栅极与第二时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第二薄膜晶体管的源极连接；第六薄膜晶体管，源极与驱动电源的高电平输出端连接，漏极与第十二薄膜晶体管的源极连接；第七薄膜晶体管，栅极与第二时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第十三薄膜晶体管的源极连接；第一电容，连接于第三薄膜晶体管的栅极与源极之间；第二电容，连接于第六薄膜晶体管的栅极和驱动电源的低电平输出端之间。实施时，所述复位单元包括第八薄膜晶体管和第九薄膜晶体管；第八薄膜晶体管，栅极与第三时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第一薄膜晶体管的源极连接；第九薄膜晶体管，栅极与第三时钟信号输入端连接，源极与第二薄膜晶体管的源极连接，漏极与驱动电源的低电平输出端连接。实施时，所述输出拉低单元包括第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第三电容、第四电容、第五电容和第六电容；第十薄膜晶体管，栅极与第十一薄膜晶体管的栅极练级，源极与驱动电源的高电平输出端连接，漏极与第三薄膜晶体管的源极连接；第十一薄膜晶体管，源极与驱动电源的高电平输出端连接，漏极与第四薄膜晶体管的源极连接；第十二薄膜晶体管，栅极与第二薄膜晶体管的源极连接，源极与第六薄膜晶体管的漏极连接，漏极与驱动电源的低电平输出端连接；第十三薄膜晶体管，栅极与第十薄膜晶体管的栅极连接，源极与发光控制信号输出端连接，漏极与驱动电源的低电平输出端连接；第三电容，连接于第十二薄膜晶体管的栅极和源极之间；第四电容，连接于第十三薄膜晶体管的栅极和源极之间；第五电容，连接于第十薄膜晶体管的栅极与驱动电源的低电平输出端之间；第六电容，连接于发光控制信号输出端与驱动电源的低电平输出端之间。实施时，本专利技术所述的发光控制电路还包括反相输出端；所述第四薄膜晶体管的栅极与所述反相输出端连接；从所述反相输出端输出的信号与所述发光控制信号反相。实施时，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管和第十三薄膜晶体管是p型TFT。本专利技术还提供了一种发光控制方法，应用于上述的发光控制电路，用于产生在AMOLED中控制OLED发光的发光控制信号，所述发光控制信号与栅极驱动信号反相；所述发光控制方法包括以下步骤输入采样步骤输入采样单元在第一时钟信号的控制下对输入信号进行采样，并将采样得到的信号通过输出拉低单元传送至发光控制信号输出端；输出步骤在输入采样单元对输入信号进行采样后，输出单元在第二时钟信号的控制下产生发光控制信号，并将该发光控制信号传送至发光控制信号输出端；复位步骤复位单元在第三时钟信号的控制下通过输出拉低单元对发光控制信号进行复位。本专利技术还提供了一种移位寄存器，包括多级上述的发光控制电路；除了第一级发光控制电路和第二级发光控制电路之外，第n级发光控制电路的输入信号为与第(n-2)级发光控制电路的发光控制信号反相的信号；第一级发光控制电路的输入信号和第二级发光控制电路的输入信号为起始信号;n为大于2而小于等于N的整数，N为所述移位寄存器包括的发光控制电路的级数。与现有技术相比，本专利技术所述的发光控制电路、发光控制方法和移位寄存器，与产生栅极驱动信号反相的发光控制信号，以使得在显示数据写入像素单元的过程中，OLED器件处于关闭状态，而显示数据写入像素单元后，OLED器件开启发光，从而确保显示图像不会由于像素电路在数据的写入的不稳定状态发生闪烁。附图说明图I是本专利技术第一实施例所述的发光控制电路的电路图；图2是本专利技术第二实施例所述的发光控制电路的电路图；图3是本专利技术一实施例所述的移位寄存器的电路图；图4是本专利技术第二实施例所述的发光控制电路中的工作时序图；图5是如图3所示的移位寄存器的工作时序图。具体实施例方式为了使本文档来自技高网...

【技术保护点】
一种发光控制电路，用于产生在AMOLED中控制OLED发光的发光控制信号，其特征在于，所述发光控制信号与栅极驱动信号反相；所述发光控制电路包括输入端、输入采样单元、输出单元、复位单元、输出拉低单元和发光控制信号输出端，其中，所述输出拉低单元与所述发光控制信号输出端连接；所述输入采样单元，分别与所述输入端、第一时钟信号输入端和所述输出拉低单元连接，用于在第一时钟信号的控制下对输入信号进行采样，并将采样得到的信号通过所述输出拉低单元传送至所述发光控制信号输出端；所述输出单元，分别与所述输入采样单元、第二时钟信号输入端和所述发光控制信号输出端连接，用于在所述输入采样单元对输入信号进行采样后，在第二时钟信号的控制下产生发光控制信号，并将该发光控制信号传送至所述发光控制信号输出端；所述复位单元，分别与第三时钟信号输入端和所述输出拉低单元连接，用于在第三时钟信号的控制下向所述输出拉低单元发出复位控制信号；所述输出拉低单元，用于根据该复位控制信号对所述发光控制信号进行复位。

【技术特征摘要】
1.ー种发光控制电路，用于产生在AMOLED中控制OLED发光的发光控制信号，其特征在于，所述发光控制信号与栅极驱动信号反相； 所述发光控制电路包括输入端、输入采样单元、输出单元、复位单元、输出拉低単元和发光控制信号输出端，其中， 所述输出拉低单元与所述发光控制信号输出端连接； 所述输入采样单元，分别与所述输入端、第一时钟信号输入端和所述输出拉低单元连接，用于在第一时钟信号的控制下对输入信号进行采样，并将采样得到的信号通过所述输出拉低单元传送至所述发光控制信号输出端； 所述输出単元，分别与所述输入采样单元、第二时钟信号输入端和所述发光控制信号输出端连接，用于在所述输入采样单元对输入信号进行采样后，在第二时钟信号的控制下产生发光控制信号，并将该发光控制信号传送至所述发光控制信号输出端； 所述复位単元，分别与第三时钟信号输入端和所述输出拉低单元连接，用于在第三时钟信号的控制下向所述输出拉低单元发出复位控制信号； 所述输出拉低单元，用于根据该复位控制信号对所述发光控制信号进行复位。2.如权利要求I所述的发光控制电路，其特征在干， 所述输入采样单元包括第一薄膜晶体管和第二薄膜晶体管； 第一薄膜晶体管，栅极与第一时钟信号输入端连接，源极与所述输出单元连接，漏极与所述输入端连接； 第二薄膜晶体管，栅极与第一时钟信号输入端连接，源极与输出单元连接，漏极与驱动电源的低电平输出端连接。3.如权利要求2所述的发光控制电路，其特征在干， 所述输出単元包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第一电容和第二电容； 第三薄膜晶体管，栅极与第一薄膜晶体管的源极连接，源极与第四薄膜晶体管的栅极连接，漏极与第二时钟信号输入端连接； 第四薄膜晶体管，栅极与第三薄膜晶体管的源极连接，源极与第六薄膜晶体管的栅极连接，漏极与驱动电源的低电平输出端连接； 第五薄膜晶体管，栅极与第二时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第二薄膜晶体管的源极连接； 第六薄膜晶体管，源极与驱动电源的高电平输出端连接，漏极与第十二薄膜晶体管的源极连接； 第七薄膜晶体管，栅极与第二时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第十三薄膜晶体管的源极连接； 第一电容，连接于第三薄膜晶体管的栅极与源极之间； 第二电容，连接于第六薄膜晶体管的栅极和驱动电源的低电平输出端之间。4.如权利要求3所述的发光控制电路，其特征在干， 所述复位単元包括第八薄膜晶体管和第九薄膜晶体管； 第八薄膜晶体管，栅极与第三时钟信号输入端连接，源极与驱动电源的高电平输出端连接，漏极与第一薄膜晶体管的源极连接；第九薄膜晶体管，栅极与第三时钟信号输入端连接，源极与第二薄膜晶...

【专利技术属性】
技术研发人员：金泰逵，金馝奭，王颖，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：