本发明专利技术提供一种存储系统，其中每个微处理器能够根据存储系统的操作状态执行同步处理和异步处理。根据存储系统的操作状态在每个微处理器中设置来自事先准备的多个属性(操作模式)之中的任何一个属性。在每个微处理器中设置的属性被定期检视和改变。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括多个微处理器的存储系统和一种用于在该存储系统中分担处理的方法。
技术介绍
存储系统通常包括多个存储设备和从外部设备(例如主机计算机)接收1/0(输入/输出)请求的控制器。例如在专利文献I中公开了控制器的配置。 引用列表 专利文献 PTL I :日本专利申请公开号2005-044010
技术实现思路
技术问题在从外部设备接收的I/O请求是读取请求的情况下，控制器例如执行从存储设备向高速缓存存储器(CM)传送数据的处理(存储设备读取过程)和从CM读取数据，并且向外部设备传送该数据的处理(CM读取过程)或者仅执行CM读取过程。在从外部设备接收的I/O请求是写入请求的情况下，控制器例如执行向CM传送从外部设备接收的数据的处理(CM写入过程)，并且从CM向存储设备传送数据的处理(存储设备写入过程)。控制器的多个微处理器能够执行同步处理和异步处理。必须在从外部设备接收I/0请求时的时间与向外部设备返回对该I/O请求的响应时的时间之间执行“同步处理”。同步处理例如包括执行上文提到的存储设备读取过程、CM读取过程和CM写入过程。备选地，“异步处理”表示除了同步处理之外的处理并且例如指代执行上文提到的存储设备写入过程。在微处理器执行异步处理持续长时间的情况下，同步处理的执行将在该程度上延迟，因此将延迟对外部设备的响应。反之，在同步处理被给予优先级的情况下，对外部设备的响应可被加速。然而由于将根据该点延迟异步处理，所以尚未向存储设备写入的数据在CM中大量积累从而减少了 CM空闲空间。当减少CM空闲空间时，不可能保证用于处理来自外部设备的I/O请求的足够高速缓存区域从而使得必要根据存储设备写入过程等待CM空闲空间增加并且由此破坏同步处理响应。因而，本专利技术的目的是提供一种包括多个微处理器并且能够通过在每个微处理器中适当执行同步处理和异步处理来高效地使用每个微处理器的存储系统，以及提供一种用于在该存储系统中分担处理的方法。本专利技术的其他目的应当从下文将描述的实施例的描述中变得清楚。 问题的解决方案在本专利技术的一种解决上文描述的问题的存储系统中，控制器的微处理器能够执行同步处理上至预设上限值，并且可以在未执行同步处理的情况下执行异步处理。附图说明图I是包括存储系统的计算机系统的图。 图2是每个微处理器使用的各种类型的信息的框图。 图3是管理控制台的框图。 图4是用于管理微处理器操作率的表。 图5是用于管理高速缓存不洁比率的表。 图6是用于调节用于每个模式的执行计数的上限值的表。 图7是用于管理用于同步处理和异步处理的执行计数的表。 图8是用于管理循环执行的过程的表。 图9是用于管理如下阈值的表，该阈值用于重置用于同步处理和异步处理的执行计数的上限值。 图10是用于管理同步处理的表。 图11是用于管理异步处理的表。 图12是示出了总体处理的流程图。 图13是示出了主机接口处理的流程图。 图14是示出了盘接口处理的流程图。 图15是示出了用于检视执行计数的上限值的处理的流程图。 图16是用于从高速缓存存储器读取被读取请求的主机数据的流程图。 图17是图16的处理的继续的流程图。 图18是图17的处理的继续的流程图。 图19是用于向高速缓存存储器写入被写入请求的主机数据的处理的流程图。 图20是图19的处理的继续的流程图。 图21是图20的处理的继续的流程图。 图22是用于从存储设备读取数据的处理的流程图。 图23是图22的处理的继续的流程图。 图24是示出了用于向存储设备写入主机数据的处理的流程图。 图25是图24的处理的继续的流程图。 图26是示出了用于从管理控制台设置用于执行计数的限制或者阈值的处理的流程图。 图27是管理控制台提供的管理屏幕的示例。 图28是与第二实施例有关的存储系统中使用的表的框图。 图29是与第三实施例有关的存储系统的相应微处理器使用的各种类型的信息的框图。 图30是用于管理将在微处理器中设置的信息的表。 图31是I/O处理的流程图。 图32是示出了负责主机接口的微处理器处理的流程图。图33是示出了负责盘接口的微处理器处理的流程图。 图34是示出了用于切换微处理器的属性的处理的流程图。 图35是示意地示出了微处理器的操作状态的图。 图36是与第四实施例有关的存储系统使用的、用于管理将在微处理器中设置的信息的表。 图37是I/O处理的流程图。 图38是同步处理的流程图。 图39是异步处理的流程图。 图40是示出了用于切换微处理器的属性的处理的流程图。 图41是包括与第五实施例有关的存储系统的计算机系统的总体图。 图42是示出了用于从存储设备主机读取与第六实施例有关的存储系统操作的数据的处理的流程图。具体实施例方式下文将基于附图描述本专利技术的实施例。如下文将描述的那样，本专利技术与如下存储系统有关，该存储系统包括能够提供多个逻辑卷的多个存储设备和从外部设备接收如下输A /输出请求并且处理该请求的控制器，该输入/输出请求指定多个逻辑卷中的任何逻辑卷。控制器包括用于与外部特别通信的至少一个第一接口、用于与存储设备通信的至少一个第二接口、分别耦合到每个第一接口和每个第二接口的存储器以及分别耦合到每个第一接口、每个第二接口和存储器的多个微处理器。每个微处理器能够执行同步处理和异步处理，其中同步处理的执行由来自外部设备的输出-输出请求触发，异步处理是除了同步处理之外的处理。每个微处理器能够执行同步处理上至预设上限值并且能够在未执行同步处理的情况下执行异步处理。另外，下文讨论的实施例的描述未限制本专利技术的范围。在实施例中描述的有特点的特征的组合中的并非所有组合必然是专利技术解决方案必需的。 实施例I图I示出了包括与本专利技术的第一实施例有关的存储系统的计算机系统。在下文描述中，接口可缩写为“I/F”。计算机系统包括一个或者多个主机计算机180、存储系统10和管理控制台20。主机计算机180与存储系统10之间的通信例如经由通信网络190实现。通信网络190例如可以是能够实现数据通信的任何网络(例如SAN(存储区域网络)、LAN(局域网)、因特网、租赁线路或者公共线路)。用于在主机计算机180与存储系统10之间的通信的协议例如可以是使得可以发送和接收数据的各种协议中的任意协议(例如光纤信道协议或者TCP/IP协议)。当主机计算机180例如是所称的主机时，可以使用通信协议(例如FICON(光纤连接注册商标)、ESC0N(企业系统连接注册商标)、AC0NARC(高级连接架构注册商标)和FIBARC (光纤连接架构注册商标))。管理控制台20是用于管理存储系统10并且由用户操作的计算机。主机计算机180向存储系统10发送I/O请求。I/O请求例如是读取请求或者写入请求。读取请求例如包括与作为读取目标的数据的读取源对应的LUN(逻辑单元编号)和LBA (逻辑块地址)。写入请求例如包括与作为写入目标的数据的写入目的地对应的LUN和LBA和作为写入目标的数据。向存储系统10中的逻辑卷171分配LUN。LBA是逻辑卷171中的存储区域(块)的地址。在下文描述中，作为读取目标的数据可以是被调用的读取数据，并且作为写入目标的数据可以是所称的本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：吉原朋宏，工藤晋太郎，下园纪夫，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。