电压生成电路制造技术

本发明专利技术提供一种电压生成电路，即使负载变轻，也能够抑制电源噪声的发生。电压生成电路(100)通过供给驱动脉冲(PDR1)使与直流电源连接的晶体管(TR1)导通而生成输出电压(VOUT)。比较电路(50)生成仅在与误差信号(Err)的大小对应的期间有效的控制信号(CTL)。驱动部(80)基于控制信号(CTL)的有效期间和基准时间(Tref)，控制P沟道晶体管(TR1)以及N沟道晶体管(TR2)的导通或截止。复位信号生成电路(60)在从下限频率(fmin)到上限频率(fmax)的范围内对控制信号(CTL)的频率进行控制。

【技术实现步骤摘要】

本专利技术涉及生成给定电压的技木。
技术介绍
以往，提出了通过与直流电源连接的晶体管 的控制来生成给定电压而向驱动负载供给的技术(DC-DC转换器)。例如在专利文献I中提出了以下的技木，S卩，在低负载时和高负载时改变控制晶体管的导通/截止的周期。具体而言，并行地生成给定频率的基准时钟信号和与负载对应的可变频率的控制时钟信号两个系统，在高负载时按照基准时钟信号控制晶体管，另ー方面，在低负载时按照控制时钟信号控制晶体管。采用以上的构成，能够在低负载时降低电カ消耗。现有技术文献专利文献专利文献I :日本特开2008-236822号公报
技术实现思路
专利技术要解决的课题但是，在专利文献I的技术中，低负载时，若负载越小，则控制时钟信号的频率越低，因此存在晶体管的工作频率进入到可听频带的情況。在将DC-DC转换器产生的电压用作电源电压时，与晶体管的工作频率同步的脉动成分叠加到该电源电压中。若将以往的DC-DC转换器用作处理可听频带信号的电路的电源电压，则会导致噪声叠加到信号中的问题。考虑到上述情况，本专利技术课题在于即使负载变低也能够避免产生电源噪声。用于解决课题的手段对为了解决上述课题而本专利技术所采用的手段进行说明。此外，为了使本专利技术易于理解，在以下说明中，用括号标记本专利技术的要素和后述实施方式的要素的对应，但是本专利技术的范围并不限于实施方式的例示。另外，以下说明不是用于限定本专利技术的。本专利技术的电压生成电路，其特征在于，具备串联连接在高电位电源和低电位电源之间的第一开关元件(TRl)、输出节点(N)以及第二开关元件(TR2);误差信号生成部(30)，生成与上述输出节点的电压对应的检测电压(Vl)和基准电压(V2)的差分即误差信号(Err);控制信号生成部(50)，生成仅在与上述误差信号的大小对应的期间成为有效的控制信号(CTL);第一驱动部(81)，在上述控制信号的有效期间长于基准时间(Tref)的情况下，在自上述有效期间的开始到经过上述基准时间为止的第一期间内使上述第一开关元件导通，在上述控制信号的有效期间短于上述基准时间的情况下，在上述有效期间内使上述第一开关元件导通；第二驱动部(82 84)，控制上述第二开关元件使其导通或截止；以及频率控制部(60)，将上述控制信号的频率在从下限频率(fmin)到上限频率(fmax)为止的范围内进行控制，以便在上述控制信号的有效期间短于上述基准时间的情况下，上述控制信号的频率为下限频率，在上述控制信号的有效期间长于上述基准时间的情况下，上述有效期间和上述基准时间的差的时间越长，上述控制信号的频率越高。根据本专利技术，在第一开关元件以及第ニ开关元件与控制信号同步地动作时，控制信号的频率不会低于下限频率。因此，从输出节点输出的电压不包含低于下限频率的频率成分。因此，在将输出节点的电压进行平滑化而用作电源的情况下，能够使后级电路的电源脉动的频率成分为下限频率以上。具体而言，上述下限频率优选为高于可听频带的频率。在此情况下，即使后级的电路为对可听频带内的信号进行处理的电路，也能够防止因电源脉动而噪声进入到可听频带。在上述电压生成电路中，上述第二驱动部，在上述第一开关元件从导通切换到截止时，使上述第二开关元件导通；在自上述第一开关元件导通经过上述基准时间的基准时 刻之前，若上述输出节点的电位低于上述低电位电源，则在上述基准时刻使上述第二开关元件截止；在上述基准时刻以后，若上述输出节点的电位低于上述低电位电源，则在上述输出节点的电位低于上述低电位电源的时刻使上述第二开关元件截止。根据本专利技术，第二开关元件在第一开关元件截止时导通，在输出节点的电位低于低电位电源时截止。但是，在基准时刻之前若输出节点的电位低于低电位电源，则即使输出节点的电位低于低电位电源，也会維持第二开关元件的导通，在基准时刻使第二开关元件截止。因此，无论负载多轻，都必然使第二开关元件和第一开关元件仅在基准时间内动作。因此，能够设定叠加于输出节点的电压中的脉动成分的下限频率。并且，在输出节点的电位低于低电位电源的情况下，如果使第二开关元件动，则电力消耗増加，而随着负载増大，无效电力的消耗減少。因此，与使用泄漏电阻而对晶体管的工作频率设定下限频率的情况相比能够削减电カ消耗。在上述电压生成电路中，优选，上述频率控制部具备电容元件(65);比较部(68)，比较上述电容元件的电压和给定电压；供给部(61、62、64)，对上述电容元件供给电流；以及放电部(63)，使充电于上述电容元件的电荷进行放电，上述供给部，在上述控制信号的有效期间短于上述基准时间的情况下，对上述电容元件供给给定值的电流；在上述控制信号的有效期间长于上述基准时间的情况下，在该有效期间和上述基准时间的差的时间内对上述电容元件供给大于上述给定值的电流，在其他时间内对上述电容元件供给上述给定值的电流，基于来自上述比较部的第一输出信号生成控制上述放电部的复位信号(RES)，将该复位信号向上述控制信号生成部供给，上述控制信号生成部与上述复位信号同步而生成上述控制信号。根据本专利技术，如果电容元件的电压达到给定电压，则生成复位信号，根据该复位信号使充电于电容元件的电荷进行放电，因此频率控制部作为振荡电路发挥功能。并且，向电容元件的充电电流，在控制信号的有效期间长于基准时间的情况下，控制成仅在有效期间和基准时间的差的时间内増大，因此复位信号的周期变短。即，当负载増大到某种程度以上时，能够根据负载的大小进行控制而使控制信号的频率提高。在上述电压生成电路中，优选，具备基准信号生成部(70)，该基准信号生成部生成将在自上述控制信号的有效期间的开始到经过上述基准时间为止的期间成为有效的信号进行了翻转的基准信号(72a)，上述第二驱动部具备检测信号生成部(82)，检测上述输出节点的电位低于上述低电位电源的电位的期间而生成检测信号(82a);逻辑电路(83)，运算上述检测信号和上述基准信号的逻辑与；SR触发器(84)，控制上述第一开关元件的导通或截止的信号供给至置位端子，来自上述逻辑电路的第二输出信号(83a)供给至复位端子，生成第三输出信号(DR2)而供给至上述第二开关元件的栅极。根据本专利技术，检测信号的上升通过逻辑电路被基准信号屏蔽，因此自第一开关元件导通到经过基准时间为止即使发生检测信号的上升也能够对其进行屏蔽，从而第二开关元件的导通持续，在自第一开关元件导通经过基准时间的时刻，能够使第二开关元件截止。由此,必然能够使第二开关元件和第一开关元件仅在基准时间内动作。因此，能够设定叠加于输出节点的电压中的脉动成分的下限频率。附图说明图I为本专利技术实施方式涉及的电压生成电路的框图。图2为各信号的时序图。 图3为表不复位"[目号的频率和负载的关系的坐标图。图4为第一区域中的节点的电压和各种信号的关系的时序图。图5为用于说明第一区域中的节点的电压和P沟道晶体管以及N沟道晶体管的导通时间的关系的说明图。附图标记说明100 :电压生成电路；14 :输出端子；TR1、TR2 :晶体管；L :扼流线圈；C :平滑电容；30 :误差信号生成电路；40 :三角波信号生成电路；50 :比较电路；60 :复位信号生成电路；Z :差分时间信号；61 :第一电流源；62 :第二电流源；65 :电容兀件；70 :差分时间信号生成电本文档来自技高网...

【技术保护点】
一种电压生成电路，其特征在于，具备：串联连接在高电位电源和低电位电源之间的第一开关元件、输出节点以及第二开关元件；误差信号生成部，生成与上述输出节点的电压对应的检测电压和基准电压的差分即误差信号；控制信号生成部，生成仅在与上述误差信号的大小对应的期间成为有效的控制信号；第一驱动部，在上述控制信号的有效期间长于基准时间的情况下，在自上述有效期间的开始到经过上述基准时间为止的第一期间内使上述第一开关元件导通，在上述控制信号的有效期间短于上述基准时间的情况下，在上述有效期间内使上述第一开关元件导通；第二驱动部，控制上述第二开关元件使其导通或截止；以及频率控制部，将上述控制信号的频率在从下限频率到上限频率为止的范围内进行控制，以便在上述控制信号的有效期间短于上述基准时间的情况下，上述控制信号的频率为下限频率，在上述控制信号的有效期间长于上述基准时间的情况下，上述有效期间和上述基准时间的差的时间越长，上述控制信号的频率越高。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川岸典弘，辻信昭，前岛利夫，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：