一种阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法、显示装置，涉及显示装置的设计领域，用以实现对显示装置中任一数据线信号的测试。所述阵列基板包括：显示区域和非显示区域，非显示区域包括至少一个数据线引线图案单元；每个数据线引线图案单元中设置有多条数据线引线，数据线引线包括第一连接部，该第一连接部用于与芯片电连接，每个所述数据线引线图案单元中还设置有至少一条测试线，每条测试线与其位于同一数据线引线图案单元的所有数据线引线交叉设置，且测试线和数据线引线之间设置有绝缘层；其中，测试线包括第二连接部，该第二连接部用于与所述芯片电连接，并通过芯片连接印刷电路板的测试点。本发明专利技术用于阵列基板的设计和制造。

【技术实现步骤摘要】

本专利技术涉及显示装置的设计领域，尤其涉及一种阵列基板及其制造方法、显示装置。
技术介绍
如图I所示，目前TFT-IXD (薄膜场效应晶体管-液晶显示器)的显示面板结构包括对盒成形的阵列基板11和彩膜基板12，以及两基板间的液晶。由于阵列基板上的数据线和栅线均需要连接驱动电路，故而阵列基板11比彩膜基板12略大，以便留下连接驱动电路所需的空间。上述两基板通过密封胶粘连，且液晶填充于密封胶的内侧，用于显示图像，故而可以将阵列基板上密封胶内侧的区域称为显示区域，其他区域称为非显示区域。为清楚描述，将位于非显示区域的数据线称为数据线引线，将位于非显示区域的栅线称为栅线引线。下面针对数据线引线进一步描述。 参考图2所示的放大图，在非显示区域，将一组紧密排列的数据线引线所在区域称为一个数据线引线图案单元，且每一个数据线引线图案单元中的数据线引线31均需要一个芯片13和PCB (Printed Circuit Board，印刷电路板)14电连接；其中，该芯片承载有IC(integrated circuit,集成电路)，较常使用的芯片是COF(Chip On Film,薄膜芯片)。为实现对数据线信号的测试，目前通用的方法是利用对芯片上的走线设计，将每个芯片两侧边缘所对应的数据线与PCB板14上的测试点电连接，以实现对数据线信号的测试。显然，上述方法仅仅是对个别的数据线实现了测试功能，这样就对后期不良解析及面板的性能测试带来诸多不便。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制造方法、显示装置，用以实现对显示装置中任一数据线信号的测试，从而提高后期不良解析及面板性能测试的工作效率。为达到上述目的，本专利技术的实施例采用如下技术方案一方面，本专利技术提供了一种阵列基板，包括显示区域和非显示区域，所述非显示区域包括至少一个数据线引线图案单元；每个所述数据线引线图案单元中设置有多条数据线引线，所述数据线引线包括第一连接部，该第一连接部用于与芯片电连接，每个所述数据线引线图案单元中还设置有至少一条测试线，每条测试线与其位于同一数据线引线图案单元的所有数据线引线交叉设置，且所述测试线和所述数据线引线之间设置有绝缘层；其中，所述测试线包括第二连接部，该第二连接部用于与所述芯片电连接，并通过所述芯片连接印刷电路板的测试点。另一方面，本专利技术还提供了一种阵列基板的制造方法，包括在衬底基板上制作栅线金属薄膜，并通过构图工艺形成栅线金属层图案，所述栅线金属层图案包括栅线、栅线引线以及位于每个数据线引线图案单元的至少一条测试线；所述测试线包括第二连接部，该第二连接部用于与芯片电连接，并通过所述芯片连接印刷电路板的测试点；继续形成栅绝缘层、有源层、数据线金属层图案；所述数据线金属层图案包括数据线、数据线引线，其中，所述数据线引线包括第一连接部，该第一连接部用于与芯片电连接;制作钝化层，并通过构图工艺至少在所述第一连接部和所述第二连接部的位置形成过孔；制作第一透明导电薄膜，并通过构图工艺形成第一透明电极、与所述第一连接部相连的第一接触部、与所述第二连接部相连的第二接触部。再一方面，本专利技术还提供了一种显示装置，包括彩膜基板、以及上述的阵列基板、芯片、印刷电路板；所述芯片与所述阵列基板的第一连接部和第二连接部电连接，并将所述芯片的第 二连接部与所述印刷电路板的测试点电连接。本专利技术实施例提供的一种阵列基板及其制造方法、显示装置，在每个所述数据线引线图案单元中设置有至少一条测试线，并且每条测试线与其位于同一数据线引线图案单元的所有数据线引线交叉设置，这样当需要对其中一条数据线的信号进行测试时，将该数据线的数据线引线与测试线连接起来，完成测试后断开即可；从而可以实现对显示装置中任一数据线信号的测试，进而提高后期不良解析及面板性能测试的工作效率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中显示面板的结构示意图；图2为图I的局部放大示意图；图3为本专利技术提供的一种阵列基板的结构示意图；图4为图3的一种局部放大示意图；图5为图3的另一种局部放大示意图；图6为图3的又一种局部放大示意图；图7为本专利技术提供的另一种阵列基板的局部放大示意图；图8-图12为图4所示阵列基板的制造方法过程中的剖面图。附图标记11-阵列基板，12-彩膜基板，13-芯片，14-PCB板；21-显示区域，22-非显示区域、221-数据线引线图案单元、222-栅线引线图案单元;31-数据线引线、311-第一连接部，32-栅线引线，33-测试线、331-第二连接部；41-第一接触部，43-第二接触部；51-栅绝缘层，52-钝化层。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图3-图7所示，本专利技术实施例提供了一种阵列基板，包括显示区域21和非显示区域22，所述非显示区域22包括至少一个数据线引线图案单元221 ;每个所述数据线引线图案单元221中设置有多条数据线引线31，所述数据线引线31包括第一连接部311，该第一连接部311用于与芯片电连接。当然，非显示区域还包括至少一个栅线引线图案单元222，每个栅线引线图案单元222中设置有多条栅线引线32。在本专利技术所有实施例中，显示区域是指阵列基板在对盒时处于密封胶内侧的区域，此区域用于填充液晶以显示图像，其他区域称为非显示区域。为方便描述，数据线在显 示区域的那部分仍称为数据线、在非显示区域的那部分则称为数据线引线，同样，栅线在显示区域的那部分仍称为栅线、在非显示区域的那部分则称为栅线引线。将非显示区域中，一组紧密排列的数据线引线所在区域称为一个数据线引线图案单元，一组紧密排列的栅线引线所在区域称为一个栅线引线图案单元。在本专利技术实施例中，主要在数据线引线图案单元221中做了改进。每个所述数据线引线图案单元221中还设置有至少一条测试线33，每条测试线33与其位于同一数据线引线图案单元的所有数据线引线31交叉设置，且所述测试线33和所述数据线引线31之间设置有绝缘层；其中，所述测试线33包括第二连接部331，该第二连接部331用于与所述芯片电连接，并通过所述芯片连接印刷电路板的测试点。需要说明的是，绝缘层是指具有绝缘作用的层结构。图3-图6以设置了一条测试线为例，图7以设置两条测试线为例。由于设置n(n ^ I)条测试线33，就可以同时对n条数据线的信号进行测试，也就是说设置的测试线越多，同时能够测试的数据线信号就可以越多。但是，考虑到数据线引线图案单元空间的限制，优选设置一条或两条测试线。本专利技术实施例提供的阵列基板，在每个所述数据线引线图案单元中设置有至少一条测试线，并且每条测试线与其位于同一数据线引线图案单元的所有数据线引线交叉设置，这样当需要对其中一条数据线的信号进行测试时，将该数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括显示区域和非显示区域，所述非显示区域包括至少一个数据线引线图案单元；每个所述数据线引线图案单元中设置有多条数据线引线，所述数据线引线包括第一连接部，该第一连接部用于与芯片电连接，其特征在于， 每个所述数据线引线图案单元中还设置有至少一条测试线，每条测试线与其位于同一数据线引线图案单元的所有数据线引线交叉设置，且所述测试线和所述数据线引线之间设置有绝缘层；其中，所述测试线包括第二连接部，该第二连接部用于与所述芯片电连接，并通过所述芯片连接印刷电路板的测试点。2.根据权利要求I所述的阵列基板，其特征在于，在同一数据线引线图案单元中，测试线和数据线引线的交叉位置位于该数据线引线的第一连接部的外侧。3.根据权利要求2所述的阵列基板，其特征在于，所述测试线的第二连接部位于该测试线的一端。4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述测试线和所述显示区域中的栅线同层设置。5.根据权利要求4所述的阵列基板，其特征在于，所述测试线和所述栅线平行。6.根据权利要求5所述的阵列基板，其特征在于，所述第一连接部通过过孔连接第一接触部，所述第一连接部用于与芯片电连接包括所述第一连接部用于通过所述第一接触部与芯片电连接； 所述第二连接部通过过孔连接第二接触部，所述第二连接部用于与所述芯片电连接包括所述第二连接部用于通过所述第二接触部与...

【专利技术属性】
技术研发人员：封宾，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：