时钟频率检测器制造技术

本发明专利技术提供了一种时钟频率检测器。涉及数字电路领域；解决了模拟电路成本高、不易于移植的问题。该时钟频率检测器包括：用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器；所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器。本发明专利技术提供的技术方案适用于ASIC电路，实现了低成本易于移植的数字电路时钟频率检测器。

【技术实现步骤摘要】

本专利技术涉及数字电路领域，尤其涉及ー种时钟频率检测器。
技术介绍
时钟频率检测器是广泛应用于高安全ASIC设计的电路模块。该模块实时检测时钟信号频率是否符合芯片工作的正常范围，如检测到时钟低频低于工作频率或高频高于エ作频率则产生报警，达到及时保护芯片的目的。目前时钟频率检测器设计主要由模拟电路实现，如图I所示，包括參考时钟源、鉴频电路及输出电路三部分。參考时钟源为一定频率的方波发生器，鉴频电路完成输入时钟频率与參考时钟频率的比较，由比较高低分别输出零电平或脉冲波，令该信号通过输出传输门，可得相应高低电平。 现有时钟频率检测器由模拟电路实现，所占芯片面积较大，不利于低成本芯片应用。此外模拟频率检测器的检测精度不仅与參考时钟源设计相关，还依赖于鉴频电路的设计，相对受エ艺影响较大，模块不方便移植。
技术实现思路
本专利技术提供了ー种时钟频率检测器，解决了模拟电路成本高、不易于移植的问题。ー种时钟频率检测器，包括用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所述待检测时钟采样至參考时钟域的采样器；所述将所述待检测时钟采样至參考时钟域的采样器的输出连接至对參考时钟域的待本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种时钟频率检测器，其特征在于，包括 用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所述待检测时钟采样至參考时钟域的采样器； 所述将所述待检测时钟采样至參考时钟域的采样器的输出连接至对參考时钟域的待检测时钟进计数的待检测时钟计数器； 所述待检测时钟计数器具有两路输入，一路输入为參考时钟，另一路输入连接至所述采样器的输出，所述待检测时钟计数器的输出和根据參考时钟计数周期计时的參考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告警的比较器的两路输入; 所述參考时钟计时器的输入为一路參考时钟信号，在根据參考时钟计数周期计时到时后输出触发信号至所述比较器。2.根据权利要求I所述的时钟频率检测器，其特征在于...

【专利技术属性】
技术研发人员：赵红敏，龚宗跃，孙东昱，
申请(专利权)人：大唐微电子技术有限公司，
类型：发明
国别省市：