AD转换电路和摄像装置制造方法及图纸

AD转换电路和摄像装置。具有：参照信号生成部；比较部；延迟电路；锁存部；运算电路；下位计数器，将第1下位计数信号作为计数时钟进行计数，输出第1上位用计数时钟，取得第1下位计数值，对构成第1下位计数值的各比特的值进行反转后，对第2下位计数信号进行同样处理；上位计数器，将构成从延迟电路输出的第1下位相位信号的1个输出信号作为计数时钟进行计数，进而根据第1上位用计数时钟进行计数，取得第1上位计数值，对构成第1上位计数值的各比特的值进行反转后，对构成从所述延迟电路输出的第2下位相位信号的1个输出信号进行同样处理，上位计数器具有数据保护功能，AD转换电路取得与第1模拟信号和第2模拟信号的差分对应的数字数据。

【技术实现步骤摘要】
AD转换电路和摄像装置
本专利技术涉及AD转换电路和具有该AD转换电路的摄像装置。本申请根据2011年3月8日申请的日本专利申请第2011-050812号主张优先权，并在此引用其内容。
技术介绍
下面，引用专利、专利申请、专利公报、科学文献等进行明确，但是，为了更加充分说明本专利技术的现有技术，在此引用这些内容。图21是示出现有的AD转换电路的一部分结构的框图。图21摘录了被称为TDC(＝TimetoDigitalConverter：时间数字转换器)型AD转换电路的用于计测时间的现有的AD转换电路的一部分。图21所示的电路由将多个延迟元件(NAND0、INV1～INV8)连接成环状而构成的圆环延迟电路201、保持圆环延迟电路201的输出的锁存电路202、使在锁存电路202中保持的值成为二进制的二进制电路(全编码器电路)203、将圆环延迟电路201的1个输出作为计数时钟进行计数的计数器电路204、保持二进制电路203和计数器电路204的输出的存储器电路205构成。接着，对AD转换动作进行说明。图22是示出现有动作的时序图。图22示出图21所示的电路的动作定时。开始脉冲StartP的逻辑状态从L状态成为H状态，由此，构成圆环延迟电路201的延迟元件的逻辑状态依次变化。由此，脉冲绕着圆环延迟电路201进行环绕。在经过规定时间后，锁存电路202对圆环延迟电路201的输出进行保持(锁存)。如图22所示，圆环延迟电路201的输出对应于9个状态(状态0～状态8)中的任意一方。通过二进制电路203对在锁存电路202中保持(锁存)的圆环延迟电路201的输出进行全编码(统一编码)，生成二进制数据(下位计数值)。计数器电路204将延迟元件INV8的输出作为计数时钟进行计数，生成计数值(上位计数值)。下位计数值和上位计数值保持在存储器电路205中，作为数字数据输出到后级电路。作为上述AD转换电路的应用装置，举出摄像装置。日本特开2011-23887号公报公开了如下例子：在按照像素列对应设置的纵列部内配置AD转换电路，对从像素输出的信号进行AD转换。图23是示出现有的摄像装置的结构的框图。图23示出日本特开2011-23887号公报所记载的现有例的(C)MOS摄像装置的概略结构。摄像装置1001由摄像部1002、垂直选择部1012、读出电流源部1005、模拟部1006、时钟生成部1018、斜波部1019、纵列处理部1015、水平选择部1014、输出部1017和控制部1020构成。该摄像装置1001在纵列处理部1015内的列AD转换部1016中具有图21所示的电路的一部分，通过列AD转换部1016进行AD转换。控制部1020对垂直选择部1012、读出电流源部1005、模拟部1006、时钟生成部1018、斜波部1019、纵列处理部1015、水平选择部1014和输出部1017等各部进行控制。摄像部1002构成为使具有光电转换元件的单位像素1003配置成矩阵状，生成与所入射的电磁波的大小对应的像素信号，输出到按照每列设置的垂直信号线1013。垂直选择部1012在驱动摄像部1002的各单位像素1003时，经由行控制线1011进行摄像部1002的行地址或行扫描的控制。水平选择部1014进行纵列处理部1015的列AD转换部1016的列地址或列扫描的控制。读出电流源部1005是用于读出来自摄像部1002的像素信号作为电压信号的电流源。模拟部1006根据需要实施放大等。纵列处理部1015具有按照摄像部1002的每列设置的列AD转换部1016。列AD转换部1016将从摄像部1002的各单位像素1003按照每列输出的像素信号即模拟信号转换成数字数据并输出。时钟生成部1018例如由圆环延迟电路(对应于图21的圆环延迟电路201)构成，输出计数时钟。斜波部1019例如由积分电路或DAC电路构成，生成随着时间经过而呈倾斜状变化的参照信号。水平选择部1014由移位寄存器和解码器等构成，进行纵列处理部1015中的各列AD转换部1016的列地址或列扫描的控制。由此，AD转换后的数字数据依次经由水平信号线输出到输出部1017。接着，对列AD转换部1016的结构进行说明。列AD转换部1016全部同样构成，各个列AD转换部1016构成为具有比较部1110和计数器1101(对应于图21的计数器电路204)。比较部1110由比较电路构成，对从摄像部1002的单位像素1003输出的像素信号和参照信号进行比较，例如在参照信号大于像素信号时，输出High(高)电平，例如在参照信号小于像素信号时，输出Low(低)电平。计数器1101由二进制计数器电路构成，对从比较部1110开始比较到结束比较的比较时间进行计测。由此，得到与像素信号的大小对应的比较时间的计测值，作为计数器1101的计数值。接着，对AD转换动作进行说明。省略单位像素1003的具体动作的说明，但是，从单位像素1003输出复位电平和信号电平作为像素信号。首先，在来自单位像素1003的复位电平的读出稳定后，比较部1110对参照信号和像素信号进行比较。计数器1101在递增计数模式下实施计数，比较结束时刻的计数值成为复位电平的数字数据。然后，计数器1101的计数值反转。接着，在来自单位像素1003的信号电平的读出稳定后，比较部1110对参照信号和像素信号进行比较。计数器1101在递增计数模式下实施计数，比较结束时刻的计数器1101的计数值成为信号成分(从信号电平中减去复位电平后的信号)的数字数据。在图23所示的摄像装置中，通过与图21所示的计数器电路204相当的计数器1101实施计数，得到构成数字数据的上位比特的上位计数值，但是，由于没有与图21所示的锁存电路202和二进制电路203相当的结构，所以无法得到构成数字数据的下位比特的下位计数值。因此，在图23所示的摄像装置中，无法得到高精度的数字数据。通过在与图23的列AD转换部1016对应的部分配置用于得到上位计数值和下位计数值双方的电路，能够得到高精度的数字数据。作为这种电路配置的一个形式，考虑将用于得到上位计数值的上位计数器和用于得到下位计数值的下位计数器配置在与列AD转换部1016对应的部分。该情况下，上位计数器将多个延迟元件的1个输出信号作为计数时钟进行计数，下位计数器将与多个延迟元件的输出信号的状态对应的信号作为计数时钟进行计数。在下位计数器计数的下位计数值的MSB(MostSignificantBit：最高有效位)产生进位或退位的情况下，由于相应地调整上位计数值，所以上位计数器将下位计数器的MSB的输出信号作为计数时钟进行计数。因此，需要在多个延迟元件的1个输出信号与下位计数器的MSB的输出信号之间，对输入到上位计数器的计数时钟进行切换。这里，以上位计数器通过计数时钟的下降来进行计数(在计数时钟从High状态(以下称为H状态)变化为Low状态(以下称为L状态)时进行计数)的情况为例进行说明。AD转换动作是非同步动作，参照信号和像素信号的比较结束的时刻(比较结束时刻)的计数时钟(多个延迟元件的1个输出信号)的逻辑状态为H状态或L状态。例如，在比较结束时刻的计数时钟的逻辑状态为H状态、计数时钟被切换而从下位计数器向上位计数器输入L状态的计数时钟的情况本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.08 JP 2011-0508121.一种AD转换电路，其特征在于，该AD转换电路具有：参照信号生成部，其生成随着时间经过而增加或减少的参照信号；比较部，其对作为AD转换对象的模拟信号和所述参照信号进行比较，在所述参照信号相对于所述模拟信号满足规定条件的定时，结束比较处理；延迟电路，其具有相互连接并使脉冲信号延迟的多个延迟元件，输出由来自所述多个延迟元件的输出信号构成的下位相位信号；锁存部，其在第1模拟信号的所述比较处理结束的第1定时对第1下位相位信号进行锁存后，在第2模拟信号的所述比较处理结束的第2定时对第2下位相位信号进行锁存；运算电路，其根据在所述锁存部中保持的所述第1下位相位信号生成第1下位计数信号后，根据在所述锁存部中保持的所述第2下位相位信号生成第2下位计数信号；下位计数器，其由第1二进制计数器构成，该第1二进制计数器将所述第1下位计数信号作为计数时钟进行计数，并且输出第1上位用计数时钟，取得第1下位计数值，对构成该第1下位计数值的各比特的值进行反转后，将所述第2下位计数信号作为计数时钟进行计数，并且输出第2上位用计数时钟，取得第2下位计数值；以及上位计数器，其由第2二进制计数器构成，该第2二进制计数器将构成从所述延迟电路输出的所述第1下位相位信号的1个所述输出信号作为计数时钟进行计数，进而根据所述第1上位用计数时钟进行计数，取得第1上位计数值，对构成该第1上位计数值的各比特的值进行反转后，将构成从所述延迟电路输出的所述第2下位相位信号的1个所述输出信号作为计数时钟进行计数，进而根据所述第2上位用计数时钟进行计数，取得第2上位计数值，该上位计数器具有在计数时钟的切换时保护该第2二进制计数器所保持的上位计数值的数据保护功能，所述AD转换电路取得与所述第1模拟信号和所述第2模拟信号的差分对应的数字数据。2.根据权利要求1所述的AD转换电路，其特征在于，所述AD转换电路还具有调整部，该调整部将用于对所述第1二进制计数器所保持的下位计数值或所述第2二进制计数器所保持的上位计数值进行调整的调整信号作为计数时钟，输出到所述第1二进制计数器或所述第2二进制计数器。3.根据权利要求1所述的AD转换电路，其特征在于，所述延迟电路是将所述多个延迟元件连接成环状而成的圆环延迟电路。4.一种摄像装置，其特征在于，该摄像装置具有：摄像部，其配置有具有光电转换元件的多个像素，所述多个像素在第1时间输出与复位电平对应的第1像素信号，在第2时间输出与所入射的电磁波的大小对应的第2像素信号；以及权利要求1所述的AD转换电路，将所述第1像素信号作为所述第1模拟信号，将所述第2像素信号作为所述第2模拟信号。5.一种AD转换电路，其特征在于...

【专利技术属性】
技术研发人员：萩原义雄，
申请(专利权)人：奥林巴斯株式会社，
类型：发明
国别省市：