【技术实现步骤摘要】
本专利技术涉及通信技术,特别涉及低密度奇偶校验码(LDPC, Low Density ParityCheck)编码技术。
技术介绍
在由欧洲电信标准化协会ETSI制定的第二代欧洲数字地面电视广播传输标准DVB-T2的电视广播通信协议中,在信道编码的前向纠错FEC部分,便应用了 LDPC前向纠错编码器。在DVB-T2的电视广播通信协议中,仅仅给出了码字的码长码率和校验矩阵两部分信息,并没有给出LDPC编码器具体的实现方式。 LDPC校验矩阵结构具有稀疏性,LDPC编码直接采用校验矩阵进行编码。校验矩阵H的结构如下所示
【技术保护点】
【技术特征摘要】
1.一种LDPC编码器,包括I/O接口、RAM地址与移位因子产生模块、RAM更新计算模块、S矩阵生成模块、S矩阵列和计算模块、校验位生成模块、码字生成模块;所述S矩阵生成模块中包括一个存储S矩阵各元素的RAM5RAM地址与移位因子产生模块包括第一地址产生器和第二地址产生器; I/O接口用于,每次输出一组位宽为M的信息位; RAM地址与移位因子产生模块用于,初始化时,根据第二代欧洲数字地面电视广播传输标准DVB-T2地址表计算得到的S矩阵中每行对应的地址表的值addr ;根据编码码率选择对应的移位步长q,计算S矩阵中每行对应的RAM地址,RAM地址为addr%q,%为取余,同时计算每个RAM地址对应的移位值shift, shift = addr/q,/为求商,RAM地址和移位值--对应,将其对应的移位值从小到大的顺序对RAM地址进行排序,存储排序后的RAM地址以及对应的移位值至第一地址产生器;当I/O接口每输出一组信息位,RAM地址与移位因子产生模块顺序输出一个第一地址产生器存储的RAM地址作为S矩阵生成时RAM的读写地址,并输出该RAM地址对应的移位值至RAM更新计算模块;当I/O接口输出第k位的信息位后,RAM地址与移位因子产生模块按从低到高顺序输出S矩阵生成模块中RAM的地址作为校验位生成时RAM的读地址;k为LDPC编码码字中信息位的长度; RAM更新计算模块用于,接收并存储I/O接口输出的M位信息位,用当前接收到的移位值对存储的信息位进行向右循环移位,并更新存储的信息位;每进行一次循环移位,即输出循环移位后的信息位至S矩阵生成模块以及S...
【专利技术属性】
技术研发人员:林水生,李广军,马超,伍国铜,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。