本发明专利技术公开一种半导体封装构造，其包括：一芯片，具有一有源表面；以及多个导电凸块，配置于所述芯片的有源表面，其中每一所述导电凸块具有一助焊结构，所述助焊结构包含至少两高低不同的表面。在所述导电凸块热压结合到一接垫上时，所述导电凸块的接合端的高低不同的表面可有效避免预填充的底胶中过多的填充粒子集中在所述导电凸块的接合处，进而改善所述导电凸块与接垫之间接合不良的问题。
【技术实现步骤摘要】
本专利技术涉及一种封装构造，特别是有关于一种可以避免芯片凸块接合面因预填充底胶而产生接合不良的半导体封装构造。
技术介绍
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种产品需求。—般来说,在基本的半导体封装构造中，芯片会通过打线接合(wire bonding)或倒装芯片接合(flip chip bonding)的方式设置于一承载体上,使芯片通过导线(wire)或 凸块(bump)而电性连接于承载体的接垫，同时芯片与承载体之间填充有封装胶体。所述承载体可为一基板，甚至是另一芯片；而为了迎合产品轻薄短小的概念，业者甚至发展出多颗芯片堆叠的封装产品，而此类封装产品的芯片的凸块之间的间距较微细。目前具微细凸块间距的覆晶产品的制造过程中，会使用高温热压(thermalcompression bonding)工艺，其是预先在承载体上涂布非导电胶(non-conductivepaste,NCP)或铺设非导电膜(non-conductive film, NCF),接着再进行芯片主动表面的导电凸块与承载体的接垫之间的热压接合。然而，所述导电凸块在热压时往往会因为非导电胶或非导电膜中过多的填充粒子(filler)陷在导电凸块与接垫之间的接合面处而产生接合不良的问题，因而进一步影响接合强度及电性连接可靠度。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
技术实现思路
本专利技术主要目的在于提供一种半导体封装构造，其导电凸块具备能有效排出底胶中过多填充粒子(filler)的结构，可有效减少导电凸块与接垫之间接合不良的情形发生，提升接合强度、电性连接可靠度及产品的良率，以解决现有芯片的导电凸块在热压接合工艺时因为预填充的底胶中过多的填充粒子陷在导电凸块与接垫之间的接合面处而产生接合不良的技术问题。本专利技术提供一种半导体封装构造，其包含一芯片以及多个导电凸块。所述芯片具有一有源表面以及所述多个导电凸块配置于所述芯片的有源表面，每一所述导电凸块具有一助焊结构，所述助焊结构包含至少两高低不同的表面，用以疏导填充粒子。由于所述助焊结构具有高低不同的表面，可通过推挤有效疏导填充粒子，避免过多的填充粒子集中在导电凸块的接合处，进而改善导电凸块接合不良的问题。附图说明图IA是本专利技术半导体封装构造的导电凸块一实施例的剖视图；图IB是图IA的导电凸块的中段部的俯视图；图2A 2E是图IA的导电凸块一较佳实施例的工艺示意图；图3是本专利技术半导体封装构造的导电凸块另一实施例的剖视图4是本专利技术半导体封装构造的芯片与承载件结合时的示意图；图5A是本专利技术半导体封装构造的接垫的一实施例的剖视图；图5B是图5A的俯视图；图5C是本专利技术半导体封装构造的接垫的另一实施例的剖视图； 图6是本专利技术半导体封装构造的接垫的再一实施例的剖视图；图7A是本专利技术半导体封装构造的接垫的又一实施例的剖视图；图7B为图7A的俯视图；图8A是本专利技术半导体封装构造的接垫的又一实施例的剖视图； 图8B为图8A的俯视图；图9A是本专利技术半导体封装构造的接垫的又一实施例的剖视图；图9B为图9A的俯视图；及图10是本专利技术半导体封装构造的接垫的又一实施例的剖视具体实施例方式为让本专利技术上述目的、特征及优点更明显易懂，下文特举本专利技术较佳实施例，并配合附图，作详细说明如下。再者，本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。本专利技术提供一种半导体封装构造，其主要包括一芯片及数个导电凸块。所述芯片具有一有源表面，而所述导电凸块是用以配置于所述芯片的有源表面，使所述芯片通过所述导电凸块来与其它承载件(carrier)电性连接，所述承载件例如可以是一下芯片或一硅中介层(silicon interposer)等。参照图IA所示，其揭示本专利技术一实施例的半导体封装构造的导电凸块的剖视图，其中一导电凸块I主要包括依序堆叠的一底柱10、一中段部11及一焊料部12。所述底柱10优选为一铜柱凸块(Cu pillar)，其连接于一芯片的有源表面的电性接点。所述底柱10的宽度Wl优选为15 40毫米，其高度Hl优选为5 30毫米。所述中段部11为一金属层，可选自镍、金、钯或上述金属的任一形式的组合，例如复合叠层或合金；所述中段部11是设于所述底柱10的顶面，且所述中段部11的顶面凸伸出一第一突起部110。所述中段部11的宽度W2优选为15 40毫米，其高度H2优选为I 3毫米；所述第一突起部110的宽度W3优选为8 20毫米，其高度H3优选为I 3毫米。所述第一突起部110的顶面的高度大于所述中段部11的顶面的高度，所述中段部11的顶面与所述第一突起部110的顶面所形成的高低不同的表面可构成一助焊结构。当所述导电凸块I在进行高温热压接合时，所述第一突起部110可对底胶(非导电胶或非导电膜)中的填充粒子产生径向向外推挤作用，进而疏导填充粒子，避免过多填充粒子集中在导电凸块I与承载件的接垫的接合处。所述焊料部12优选为一锡块。参照图IB所示，其揭示图IA的导电凸块中段部的俯视图。所述第一中段部11的第一突起部110是呈往中心升高的同心圆状。参照图2A 2E所述，其概要揭示图IA的导电凸块工艺示意图。所述包含助焊结构的导电凸块可通过光刻工艺米形成。参照图2A所示，提供一芯片2，所述芯片2的一有源表面具有一防焊层(soldermask)裸露出数个导电接点20，所述导电接点20可选择形成一凸块底金属层(UBM)21，例如镍/金(Ni/Au)或镍/钯/金(Ni/Pd/Au)等，但不限于此。所述凸块底金属层21上也可选择形成一种子层(未绘示)，例如钛/铜(Ti/Cu)或钛/钨(Ti/W)等，但不限于此；接着，对所述芯片2的有源表面进行涂布光刻胶(photoresist)层200或贴上由光刻胶制成的干膜(dry film)，并通过曝光显影工艺使所述光刻胶层200形成一窗口 201，进而裸露所述导电接点20上的凸块底金属层21。接着，在所述窗口 201中电镀一铜层于所述导电接点20及凸块底金属层21上，以构成所述底柱10。参照图2B所示，在所述窗口 201中，一金属层会接着镀在所述底柱10的顶面上，以构成所述中段部11。参照图2C所示，再进一步于所述光刻胶层200及所述中段部11的顶面上形成另 一光刻胶层210，所述光刻胶层210具有一窗口 211，其孔径小于所述窗口 201的孔径。接着，在所述窗口 211中，利用电镀工艺在所述中段部11的顶面上形成一金属层，以做为所述第一突起部110。参照图2D所示，接着去除原光刻胶层200及210，再于所述芯片2的有源表面上重新形成另一光刻胶层220，所述光刻胶层220具有一窗口 221，所述窗口 221裸露出所述中段部11及第一突起部110的顶面。参照图2E所示，在所述窗口 221中，再利用电镀工艺于所述中段部11上方镀上锡块以构成所述焊料部12，最后移除所述光刻胶层220，再经过回焊(reflow)步骤，使所述焊料部12凝聚成如图IA所示的球状。参考图3所示，在另一实施例中，所述导电凸块I的底柱10可通过类似上述的多道光刻工艺而使其本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：洪嘉临，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。