液晶显示面板制造技术

针对关机残影问题所设计的一液晶显示面板，其中包括一玻璃基板、串叠连结的多个移位寄存器、以及一关机残影消除电路。所述玻璃基板除了布置有一像素阵列外，该玻璃基板上更布置有这些移位寄存器以及该关机残影消除电路。这些移位寄存器负责输出多个扫描信号至该像素阵列的多条扫描线。该关机残影消除电路则是耦接各个所述移位寄存器，以于该液晶显示面板关机时强制半致能这些移位寄存器所输出的所述扫描信号。

【技术实现步骤摘要】

本专利技术是有关于一种液晶显示面板，尤其是涉及解决关机残影问题的液晶显示面板。
技术介绍
在液晶显示面板设计中，如何解决关机残影是一项重要的课题。所谓关机残影指的是面板关机后保留在像素电容内的电荷无法快速消散，导致影像仍然残留在画面上一段时间。
技术实现思路
为了消除关机残影，本专利技术提供一种液晶显示面板。根据本专利技术一种实施方式所实现的一液晶显示面板包括有一玻璃基板、串叠连结的多个移位寄存器、以及一关机残影消除电路。所述玻璃基板布置有一像素阵列。此外，该玻璃基板上更布置有所述移位寄存器以及该关机残影消除电路。所述移位寄存器负责输出多个扫描信号至该像素阵列的多条扫描线。该关机残影消除电路则是耦接各个上述移位寄存器，以于该液晶显示面板关机时强制半致能所述移位寄存器所输出的所述扫描信号。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中图I为一不意图，不出根据本专利技术一种实施方式所实现的一液晶显不面板100 ；图2与图3分别示出移位寄存器的一种实施方式；图4为波形图，说明移位寄存器的操作；图5示出本专利技术关机残影消除电路耦接至各个移位寄存器SRl" SR2n的一种方式，其中，关机残影消除电路是以多个第一薄膜晶体管Tl，I…Tl，2n以及多个第二薄膜晶体管T2，l...T2，2n所实现；图6为波形图，说明图5结构的操作；图7介绍另外一种关机残影消除电路的结构，其中关机残影消除电路是由多个二极管连结薄膜晶体管Tdl" Td2n实现；以及图8为波形图，说明图7结构的操作。主要元件符号说明100 液晶显示面板； 102 玻璃基板；104 像素阵列；106 关机残影消除电路；108 控制电路； B 上拉薄膜晶体管Td的控制端；CK1、CK2 时脉输入端；CK、CKB 正相、反相时脉信号；CS 控制信号；F 前馈端点；Gl...G2n 扫描信号；out 扫描信号输出端；PE 像素电极；RT 脉冲重置端；SRl…SR2n 移位寄存器；Stv 脉冲触发端；STV 起始信号；Tl，I…Tl，2n 第一薄膜晶体管；T2,l-T2,2n 第二薄膜晶体管；Td 下拉薄膜晶体管；Tdl…Td2n 二极管连结薄膜晶体管；t_off 关机时刻；Tu 上拉薄膜晶体管；VSS 地线信号线；以及XAO 关机半致能信号线。具体实施例方式图I为一不意图，不出根据本专利技术一种实施方式所实现的一液晶显不面板100。液晶显示面板100包括一玻璃基板102。玻璃基板102上除了布置一像素阵列104外,更布置有串叠连结的多个移位寄存器SRl"* SR2n、以及一关机残影消除电路106。移位寄存器SRI... SR2n是作该像素矩阵104的栅极驱动器(gate driver)使用，负责输出多个扫描信号Gl…G2n至像素矩阵104的多条扫描线，以逐列扫描该像素矩阵104显示影像。移位寄存器SRI... SR2n可采用薄膜晶体管(thin film transistor, TFT)技术制作在玻璃基板102上。此类将栅极驱动器(包括移位寄存器SRl "SR2n)结合在玻璃基板 102 上的技术一般称为 GOP (gate driver on panel)。至于关机残影消除电路106则是设计来解决关机残影问题。如图所示，关机残影消除电路106稱接各个移位寄存器SRl…SR2n。当该液晶显不面板100关机时，该关机残影消除电路106会强制这些移位寄存器SRl" SR2n所输出的这些扫描信号Gl…G2n为半致能状态，使像素阵列104内各个像素的电荷得以中和，消除关机残影现象。该关机残影消除电路106同样可以薄膜晶体管技术实现，以便制作于玻璃基板102上。此外，图I还显示有致动这些移位寄存器SRl" SR2n以及该关机残影消除电路106的控制信号CS。控制信号CS可由一控制电路108所供应。该控制电路108可如图所示，配置于该玻璃基板102之外，另外以一电路板实现。或者，在其他实施方式中，控制电路108所供应的信号可更经过玻璃基板102上的电路处理后方形成控制信号CS致动这些移位寄存器SRl...SR2n以及该关机残影消除电路106。 移位寄存器SRl“*SR2n有多种实施方式。图2与图3分别为一种实施方式。参考图4所示波形，第一级的移位寄存器SRl接收到一起始信号STV上的一脉冲后，各级的移位寄存器SRI、SR2…所产生的扫描信号Gl、G2…会循序产生脉冲波形，以逐列扫描像素阵列104。参考图2或图3所介绍的移位寄存器结构，所述移位寄存器SRI、SR2…各自具有一扫描信号输出端，用以输出扫描信号G1、G2…。此外,各级移位寄存器具有一脉冲触发端以及一脉冲重置端，用以触发以及重置扫描信号内的一脉冲。在第一级的移位寄存器SRl中，脉冲触发端所接收的是上述起始信号STV ;至于其他的移位寄存器(例如SR2)，其脉冲触发端所接收的信号是来自前一级移位寄存器(例如SRl)的一前馈端点F。所述脉冲重置端则是用来接收下一级移位寄存器所回授的扫描信号；例如，第一级移位寄存器SRl是接收第二级移位寄存器SR2所产生的扫描信号G2以重置扫描信号Gl内的脉冲。至于最后一级移位寄存器SR2n的脉冲重置端，则可另外以一最末列重置设计控制。详细观察图2与图3所示的结构，这些移位寄存器SR1、SR2…各自具有一上拉薄膜晶体管Tu以及一下拉薄膜晶体管Td。上拉薄膜晶体管Tu用于上拉所属移位寄存器的上述扫描信号输出端的电位；如图所示，上拉薄膜晶体管控Tu具有一控制端标号为B、一第一端接收一时脉信号(可由控制电路108所提供,为正相时脉信号CK或反相时脉信号CKB,视所属移位寄存器于该串移位寄存器内的顺位而定)、以及一第二端耦接所属移位寄存器的扫描信号输出端。下拉薄膜晶体管Td用于下拉所属移位寄存器的上述扫描信号输出端的电位。图2与图3的不同处在于各移位寄存器的前馈设计。参考图2，各级移位寄存器的前馈端点F是将扫描信号输出端所供应的扫描信号供应给下一级的移位寄存器的脉冲触发端。然而，与图2相较，图3各级移位寄存器是另外以一薄膜晶体管形成前馈端点F连结下一级移位寄存器的脉冲触发端。需特别声明的是，图2与图3所示结构是用来帮助读者了解移位寄存器基本单元，而非意图限定移位寄存器的结构。本
还存在有多种移位寄存器变形。这些移位寄存器变形皆可用来实现本专利技术所述内容。以下为了说明方便，不再赘述移位寄存器的详细结构。以下说明以方块图形代表各级移位寄存器，其中以标号out、Stv、RT与F分别代表各级移位寄存器的扫描信号输出端、脉冲触发端、脉冲重置端与前馈端点。此外，标号B代表的是其中上拉薄膜晶体管Tu的控制端，且控制电路108所提供的正相时脉信号CK与反相时脉信号CKB会视移位寄存器于该串移位寄存器内的顺位而输入移位寄存器方块的两个时脉输入端CKl以及CK2。图5示出本专利技术关机残影消除电路耦接至各个移位寄存器SRl" SR2n的一种方式，其中，关机残影消除电路是以多个第一薄膜晶体管Tl，I…Tl，2n以及多个第二薄膜晶体管T2，l...T2，2n所实现。这些第一薄膜晶体管Tl，1-Tl,2n的控制端皆是耦接一关机半致能信号线XA0。这些第一薄膜晶体管Tl，l"本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈彦玮，蔡宗霖，蔡易宬，
申请(专利权)人：奇美电子股份有限公司，
类型：发明
国别省市：