本发明专利技术揭露一种具压缩与解压缩功能的半导体内存装置，由于具有内建压缩功能，当来自于外部的数字数据要写入至半导体内存装置时，半导体内存装置可将该些外部数字数据予以压缩后，然后才写入至半导体内存单元数组，因此，能够提升数据的储存量。同时，由于半导体内存装置具有内建解压缩功能，当电子装置要读取半导体内存装置的数据时，半导体内存装置可先将数据解压缩后，然后再输出给电子装置。
【技术实现步骤摘要】
本专利技术有关于一种半导体内存装置，尤指一种具压缩与解压缩功能的半导体内存装置，可提升数据储存量。
技术介绍
应用于固态硬盘(SS D-Solid State Disk)、随身碟、或内存卡，或是做为电子装置(例如平板计算机、笔记型计算机、行动电话、数字助理器、机上盒、多媒体播放机、或电子游戏机)的习知半导体内存，仅具备有写入数据或读取数据的功能而已，且习知半导体内存的总内存容量大小已经被固定，因此数据总储存量亦仅能够抵达到该总内存容量大小为上限。本专利技术专利技术人有鉴于上述习知半导体内存技艺的缺失，乃亟思专利技术改良，而改良出一种具压缩与解压缩功能的半导体内存装置，可提升数据储存量。
技术实现思路
本专利技术目的提供一种具压缩与解压缩功能的半导体内存装置，可提升数据储存量。为达成本专利技术上述目的，本专利技术提供一种具压缩与解压缩功能的半导体内存装置，包括一半导体内存单元数组，用于储存经一压缩电路单元将储存于一压缩半导体内存缓冲单元的所有数据压缩后的一第一压缩数据；该压缩电路单元，电气性连接该半导体内存单元数组、该半导体内存缓冲单元、以及一控制电路单元，以及用于压缩一指定空间的多个数据；一解压缩电路单元，电气性连接该半导体内存单元数组、该半导体内存缓冲单元、以及该控制电路单元，以及用于将储存于该半导体内存单元数组的一指定空间的第二压缩数据解压缩后，然后将解压缩后的该第二压缩数据写入于该半导体内存缓冲单元；一半导体内存缓冲单元，电气性连接该半导体内存单元数组、该压缩电路单元、该解压缩电路单元、以及该控制电路单元，以及用于供该控制电路单元读取及写入，以及用于至少供该压缩电路单元读取，以及用于至少供该解压缩电路单元写入；一控制电路单元，电气性连接一外部地址总线、一外部数据总线、一外部控制总线，以及用于对该外部地址总线的信号进行译码，以及依据该外部地址总线信号所指定的地址，将该外部数据总线的信号其代表的数据，令该压缩电路单元将其压缩后写入至该半导体内存单元数组经转换后的对应地址中，以及依据该外部地址总线信号所指定的地址并经转换成该半导体内存单元数组的对应地址，令该解压缩电路单元将该半导体内存单元数组该对应地址内数据解压缩，并将该解压缩后数据输出至该外部数据总线。附图说明图I显示本专利技术具压缩与解压缩功能的半导体内存装置的结构图。图2显示依据本专利技术图1，本创作具压缩与解压缩功能的半导体内存装置的较佳实施例的结构图。图3显示本专利技术的地址转换缓存器的结构图。图4显示本专利技术的目前地址空间缓存器的结构图。符号说明 10半导体内存装置101半导体内存单元数组102压缩电路单元103解压缩电路单元104半导体内存缓冲单元105控制电路单元106内部地址总线106a高地址总线107内部数据总线109内部控制总线110地址转换数据IlOa基本单位量索引IlOb开始位置索引IlOc结束位置索引IlOd保留索引120地址转换数据120a基本单位量索引120b开始位置索引120c结束位置索引120d保留索引201外部地址总线202外部数据总线203a外部读取信号203b外部写入信号203c外部芯片选择信号1051地址转换缓存器1053目前地址空间缓存器1055逻辑处理电路1057失败信号1058忙碌信号1059内存破碎整理信号具体实施例方式请参见图I、图2，本专利技术具压缩与解压缩功能的半导体内存装置10乃可以例如应用于固态硬盘(SSD-Solid State Disk)、随身碟、或内存卡，或是做为电子装置(例如平板计算机、笔记型计算机、行动电话、数字助理器、机上盒、多媒体播放机、或电子游戏机)的内存零件。由于半导体内存装置10具有内建压缩功能，当来自于外部的数字数据要写入(或储存)至半导体内存装置10时，半导体内存装置10可将该些外部数字数据予以压缩后，然后在写入至半导体内存装置10内部的半导体内存单元数组101，因此，本专利技术半导体内存装置10能够提升数据的储存量。同时，由于半导体内存装置10具有内建解压缩功能，当电子装置要读取半导体内存装置10的数据时，半导体内存装置10可先将数据解压缩后，然后再输出给电子装置。再者，电子装置对本专利技术半导体内存装置10进行写入与读取的操作方式，乃是经由地址总线(Address Bus)、数据总线(Data Bus)以及控制总线(Control Bus),如此使得本专利技术半导体内存装置10乃与目前半导体内存的写入与读取的操作方式是一致的，因此，本专利技术能够成为取代目前半导体内存的另一种选择。本专利技术半导体内存装置10乃包括半导体内存单元数组101、压缩电路单元102、解压缩电路单元103、半导体内存缓冲单元104、以及控制电路单元105，兹分别说明如后内文。在说明本专利技术所述各个组成组件的功能与构造的前，首先先予说明本专利技术半导体内存装置10整体的运作方式，如此能够更易于了解本专利技术的技艺内容与技艺精神。外部地址总线201提供给控制电路单元105要进行写入或读取的指定地址。外部读取信号203a与外部写入信号203b提供给控制电路单元105是要进行写入还要进行读取的指示。当指示是要进行写入时，外部数据总线202提供给控制电路单元105要进行写入的数据。当指示是要进行读取时，控制电路单元105在备妥数据后，会将数据输出至外部数据总线202。兹举以下述范例来说明本专利技术，惟本专利技术并不局限在所述范例。外部地址总线201实行26条地址线，在此定义为A0、A1、…、A25地址线，因此，外部地址总线201的总地址空间为64G。外部数据总线202实行16条数据线，在此定义为D0、D1、…、D15资料线。半导体内存单元数组101实行32G总内存容量，且数据长度为16位(Bit)。半导体内存缓冲单元104实行IG总内存容量，且数据长度为16位(Bit)。内部地址总线106实行25条地址线，内部数据总线107实行16条数据线。 本专利技术采以半导体内存缓冲单元104的总内存容量，来做为划分外部地址总线201其总地址空间为64G的基本单位量，因此，总地址空间64G被划分为64个基本单位量的地址空间，在这样地设计下，AO A19地址线做为位于一个基本单位量中的哪一个地址的指示，而A20 A25地址线可用来指定在64个基本单位量之中，哪一个基本单位量的地址空间。另一方面，所述基本单位量同时做为压缩电路单元102与解压缩电路单元103进行压缩与解压缩的数据量大小单位。控制电路单元105会通过利用外部地址总线201的A20 A25地址线的该些信号与目前地址空间缓存器1053的地址转换数据120，来判断由A20 A25地址线所指定基本单位量的地址空间是否即位于半导体内存缓冲单元104。若判断为真(True)的话，控制电路单元105则通过利用外部地址总线201的AO A19地址线的该些信号，依据外部读取信号203a与外部写入信号203b，来直接对半导体内存缓冲单元104的指定地址进行存取(Access)。若为伪(False)的话，控制电路单元105则通过利用外部地址总线201的A20 A25地址线的该些信号以及多个地址转换缓存器1051所储存的该些地址转换数据110，来进行判断，判断A20 A25地址线所指定基本单位量的地址空间是否已经存在于半导体内存单元数组101对应本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：张胜窗，吴保泽，
申请(专利权)人：张胜窗，张凤真，吴保泽，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。