阈值电压退化测量电路制造技术

本发明专利技术涉及集成电路技术领域，提供了一种阈值电压退化测量电路。所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。在本发明专利技术的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本发明专利技术的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别涉及一种阈值电压退化测量电路。
技术介绍
随着集成电路工业不断发展，器件尺寸不断缩小，电路的可靠性设计也越来越复杂。由于芯片的集成度增加，氧化层厚度进入纳米量级，工作电压不断降低，电压的细微变化就有可能对器件造成致命影响，这使得电路的可靠性问题变得越来越突出。其中，氧化层击穿和深亚微米MOS (Metal-Oxide-Semiconductor,即金属-氧化物_半导体)器件特性退化是器件可靠性方面最重要的两个研究问题，这两者都对器件的寿命都有着决定性的作用。引起MOS器件特性退化的原因有很多，热载流子注入(hot-carrier injection,HCI)和负偏压温度不稳定效应(negative bias temperature instability,NBTI)均会引起深亚微米PMOS器件界面陷阱和氧化层陷阱数量的增加，从而引起阈值电压的负方向漂移影响器件的可靠性。而对于深亚微米NMOS器件，也有类似的效应会影响器件可靠性。具体地，PMOS器件阈值电压的负方向漂移更会引起器件开态电流的减小，也会影响器件的工作速度；HCI和NBTI效应不仅会对器件当前的性能产生影响，更会引起可靠性问题并有可能导致器件失效。因此，对于器件阈值电压漂移的测量，乃至进一步的避免和改善，都是解决器件可靠性时不得不重点考虑的问题。对于阈值电压漂移的常规测量方式，不外乎先测定不同时刻的阈值，进一步推出阈值漂移的曲线。而大多数的阈值电压测量方式如恒定电流法、线性区法、跨导外延法，都是建立在I-V特性曲线的测量上，即首先测量各种情况下器件的电流和电压的变化曲线，随后根据电流及电压变化情况对阈值电压的变化进行推断，得到推断的阈值漂移曲线。可以看出，现有技术的测试方式并不能直接测量得到器件的阈值电压，必须要分多次分别测量多个物理量、还要经过推算和分析才能得到器件的阈值，测试过程复杂、所用时间较长、测试中主观推断因素较多、测试结果不精确。
技术实现思路
(一 )要解决的技术问题针对现有技术的缺点，本专利技术为了解决现有技术中MOS器件阈值电压退化测量过程复杂、设备成本高的问题，提供了一种阈值电压退化测量电路。( 二 )技术方案为此解决上述技术问题，本专利技术具体采用如下方案进行首先，本专利技术提供一种阈值电压退化测量电路，所述电路包括两个串联的MOS管；其中，第一 MOS管为被测管，第一 MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二 MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。优选地，所述两个串联的MOS管的沟道长度相同，且具有相同的宽长比。优选地，所述两个串联的MOS管均为PMOS管或均为NMOS管。优选地，当为PMOS管时，所述源极电压为电源电压VDD ;当为NMOS管时，所述源极电压为地电压。 优选地，通过测量所述输出端的电压变化确定所述被测管的阈值电压退化情况。(三)有益效果在本专利技术的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本专利技术的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。附图说明图I (a)为本专利技术的一个实施例中PMOS管的阈值电压退化测量电路结构示意图；图1(b)为本专利技术的另一个实施例中NMOS管的阈值电压退化测量电路结构示意图；图2(a)-图2(d)为本专利技术的仿真结果表1-4对应的数据曲线示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了一种直接测量阈值电压退化的电路，所述的测量电路主要包括2个沟道长度相同且具有相同的宽长比(更优选地，其尺寸完全相同)的串联的MOS管，通过在两MOS管的栅极施加直流电压，保证两管工作在饱和态，从而通过两MOS正常工作时输出端的电压变化来确定被测MOS管的阈值电压退化情况。实施例I图I (a)的实施例I中，以两个串联的PMOS管为例进行说明。其中，第一 PMOS管MPl为被测管，本专利技术的电路的目的就是通过正常工作时输出端OUT的电压变化来确定被测管MPl的阈值电压退化情况。具体地，第一 PMOS管MPI的栅极连接第一直流电压Vb I，源极和衬底同时连接源极电压(在实施例I中源极电压为电源电压VDD)，漏极连接输出端OUT ;第二 PMOS管MP2的栅极和漏极同时连接第二直流电压Vb2，源极和衬底同时连接输出端OUT。在本专利技术中，要使电路能够实现测试第一 PMOS管阈值电压退化情况的功能，必须保证两MOS管均工作在饱和区。更优选地，在65nm工艺下，考虑到该工艺的PMOS管的通常阈值电压在0. 4V左右，电源电压VDD = I. 2V，因而指定该工艺下的两直流电压分别为VM=700mV, Vb2 = 200mV。因第二 PMOS管MP2的栅极与漏极相连，必定工作在饱和状态；第一 PMOS管MPl的栅极与源极的电压差Vesi = 0. 7-1. 2 = -0. 5V，可保证该管导通。又由于两串联的MOS晶体管中电流相等，即有Ipl = Ip2。考虑到两管的尺寸相同，以及PMOS管有饱和电流公式权利要求1.一种阈值电压退化测量电路，其特征在于，所述电路包括两个串联的MOS管；其中，第一 MOS管为被测管，第一 MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二 MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。2.根据权利要求I所述的电路，其特征在于，所述两个串联的MOS管的沟道长度相同，且具有相同的宽长比。3.根据权利要求I所述的电路，其特征在于，所述两个串联的MOS管均为PMOS管或均为匪OS管。4.根据权利要求3所述的电路，其特征在于，当为PMOS管时，所述源极电压为电源电压VDD ;当为NMOS管时，所述源极电压为地电压。5.根据权利要求I所述的电路，其特征在于，通过测量所述输出端的电压变化确定所述被测管的阈值电压退化情况。全文摘要本专利技术涉及集成电路
，提供了一种阈值电压退化测量电路。所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。在本专利技术的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本专利技术的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。文档编号G01R19/00GK102636678SQ20121010404公开日2012年8月15日 申请日期2012年4月10日 优先权日2012年4月10日专利技术者何燕冬,本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：洪杰，何燕冬，张钢刚，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：