新型衬底屏蔽层的片上变压器结构制造技术

技术编号:7672002 阅读:237 留言:0更新日期:2012-08-11 09:51
本实用新型专利技术涉及一种新型衬底屏蔽层的片上变压器结构。本实用新型专利技术包括片上变压器,在片上变压器的正下方设置有多层衬底屏蔽层;所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成,所述的金属栅条与矩形金属条垂直设置,金属栅条之间等间距平行设置。本实用新型专利技术的新型衬底屏蔽层的片上变压器结构能实现更好的衬底隔离,减小衬底损耗,并且通过多个衬底屏蔽层能实现电容功能。(*该技术在2021年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术属于微波
,涉及ー种新型衬底屏蔽层的片上变压器结构
技术介绍
近年来,有关将CMOSエ艺在射频技术中应用的可能性研究大量增多,尤其是深亚微米的CMOS技术在IOGHz以下的某些领域已经能同传统的GaAs微器件一争高下,这无疑推动了 CMOS电路的发展。利用CMOS标准エ艺实现在一块芯片上的数字、模拟及部分射频部分的集成,不仅可以大大降低制造成本,而且可以实现各种不同的功能。这也迎合了全球通讯市场的迅猛发展中,无线通信系统对减小芯片尺寸,降低制作成本以及缩短研发周期的要求。故而,近年来应用于通信系统中的微波单片集成电路得到了空前的高速发展,而变压器作为RFIC与MMIC中极为重要的无源器件,通常被应用与低噪声放大器、压控振荡器、双平衡混频器、功率放大器等电路中,以此来实现阻抗匹配、差分与单端信号转换,交流耦合及増加带宽等。与数字集成电路和低频电路不同,射频集成电路广泛使用无源元件。由于受到エ艺的限制,集成无源元件的性能远低于分立元件,而且对射频集成电路来说,电路性能在很大程度上受限于无源元件。因此,在エ艺允许的情况下,通过尺寸或者版图设计尽可能提高集成无源元件的性能,对于射频集成电路来说具有特别重要的意义。特别是随着近几十年来,数字集成电路的工作电压根据Moore定律不断下降,限制了模拟以及射频电路的工作电压。也有人使用多工作电压系统来缓解这ー问题,不过这会増加电路的功耗及复杂程度。因此,为了适应现今的低电压工作环境,基于绕线间磁场耦合工作的片上变压器在片上系统中扮演着越来越重要的角色,而其在射频前端电路中的作用更是不可替代。片上变压器应用能提高射频电路的紧凑性并实现电路高性能。变压器能有效地实现阻抗匹配、稳定性、直流偏置。不同于传统的单端结构的射频电路,差分结构的电路能很好地利用片上变压器耦合的优点,能实现比相同面积下的单端结构高出3dB的输出功率。变压器因于其自身电阻、耦合系数以及内在的阻抗,基本上不需要额外的结构就能提高稳定性。变压器来进行匹配能简化电路结构,直接可以通过变压器直接进行偏置和匹配,不需额外的扼流电感。不过,随着射频通信频率的不断提高,片上变压器的导电硅基衬底将会引入越来越多的寄生耦合现象。采用标准CMOSエ艺实现的片上变压器的品质因子都较低,一般在10以下。这是由于片上器件存在的各种非理想因素引起的,这包括微带线有限的电导率引起的损耗,高频时由于趋肤效应和其他的磁场效应而使得这种损耗更加严重;高频时非绝缘的衬底和微带线之间的电磁场相互作用而引起的损耗;金属层和衬底之间存在的寄生电容以及金属线之间的边缘电容。类似于片上电感,为了减少衬底的影响可以加大变压器与衬底之间的氧化层的厚度、采用轻掺杂衬底或者使用绝缘衬底(S0Iエ艺或者単独将变压器下的衬底掏空并填充绝缘材料)。这些エ艺都与标准CMOSエ艺不兼容,会使得成本增加。更好的办法是在标准CMOSエ艺的支持下,通过对片上变压器进行优化来提高性能,在变压器下使用最底层金属接地隔离层来将变压器和衬底隔离,减小衬底损耗。
技术实现思路
为了克服衬底效应对片上变压器的影响,本技术的目的是提供ー种新型衬底屏蔽层的片上变压器结构。本技术解决技术问题所采取的技术方案新型衬底屏蔽层的片上变压器结构,包括片上变压器,在片上变压器的正下方设置有多层衬底屏蔽层;所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成,所述的金属栅条与矩形金属条垂直设置,金属栅条之间等间距平行设置。作为优选,所述的衬底屏蔽层为ー层。本技术的有益效果本技术的新型衬底屏蔽层的片上变压器结构能实现更好的衬底隔离,减小衬底损耗,并且通过多个衬底屏蔽层能实现电容功能。附图说明图I是本技术的新型衬底屏蔽层示意图。图2是本技术利用第一层金属(Ml)作为屏蔽层的片上变压器立体示意图。图3是本技术利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层实现电容功能的截面示意图。图4是本技术利用第一层金属(Ml)、第二层金属(M2)及第三层金属(M3)作为屏蔽层实现电容功能的截面示意图。具体实施方式本技术的新型衬底屏蔽层可以是多层,作为优选,所述的衬底屏蔽层为ー层。如图I、图2所示,本技术包括片上变压器,在片上变压器的正下方设置有ー层衬底屏蔽层;所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成,所述的金属栅条与矩形金属条垂直设置,金属栅条之间等间距平行设置。本技术能有效地实现片上变压器和衬底的隔离,使得片上变压器磁场与衬底之间实现隔断,避免隔离层中出现涡流损耗,使得衬底损耗减小,同时也减小了对相邻器件的信号串扰。图2是本技术利用第一层金属(Ml)作为屏蔽层的片上电感立体示意图。射射频信号从变压器初级线圈的端ロ I (Portl)、端ロ 3 (Port3),通过磁场耦合后从次级线圈的端ロ 2 (Port2)、端ロ 4 (Port4)出来。通过屏蔽层(如第一层金属Ml)实现变压器和衬底的隔离,可以避免隔离层中出现涡流损耗,减小衬底损耗。本技术能通过多个衬底屏蔽层来实现电容功能,图3为本技术利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层来实现电容功能的截面示意图。具体实现方式为屏蔽层2 (用第二层金属M2实现)通过连线连接到电源端,屏蔽层I (用第一层金属Ml实现)通过连线接地。这样就可以形成第二层金属(M2)与衬底之间的电容Cl、第一层金属(Ml)与第二层金属(M2)之间的电容C2,得到总的电容C为电容Cl与电容C2的并联。若图3所示的两层衬底屏蔽层所得到的电容值不够大,则可以用更多层金属实现屏蔽层,比如图4所示为本技术利用第一层金属(Ml)、第二层金属(M2)、第三层金属(M3)作为屏蔽层实现电容功能。具体的实现方式为屏蔽层2 (第二层金属M2)通过连线连接到电源端,屏蔽层I (第一层金属Ml)与屏蔽层3 (第三层金属M3)分别接地。这样就可以得 到第二层金属(M2)与衬底之间的电容Cl、第一层金属(Ml)与第二层金属(M2)之间的电容C2、第三层金属(M3)与第二层金属(M2)之间的电容C2,得到总的电容C为电容Cl与电容C2的并联。权利要求1.新型衬底屏蔽层的片上变压器结构,其特征在于包括片上变压器,在片上变压器的正下方设置有多层衬底屏蔽层;所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成,所述的金属栅条与矩形金属条垂直设置,金属栅条之间等间距平行设置。2.根据权利要求I所述的片上变压器结构,其特征在于所述的衬底屏蔽层为一层。专利摘要本技术涉及一种新型衬底屏蔽层的片上变压器结构。本技术包括片上变压器,在片上变压器的正下方设置有多层衬底屏蔽层;所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成,所述的金属栅条与矩形金属条垂直设置,金属栅条之间等间距平行设置。本技术的新型衬底屏蔽层的片上变压器结构能实现更好的衬底隔离,减小衬底损耗,并且通过多个衬底屏蔽层能实现电容功能。文档编号H01F30/06GK202373582SQ20112055161公开日2012年8月8日 申请日期2011年12月27日 优先权日2011年12月27日专利技术者孙玲玲, 文进才, 章南, 苏国东 申请本文档来自技高网
...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:文进才孙玲玲章南苏国东
申请(专利权)人:杭州电子科技大学
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1