一种MIS电容的制作方法技术

本发明专利技术提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。

【技术实现步骤摘要】

本专利技术属于微电子与固体电子学
，特别是涉及一种MIS电容的制作方法。
技术介绍
随着大规模的集成电路技术的不断发展，作为硅基集成电路核心器件的金属。氧化物半导体场效应晶体管(MOSFET)的特征尺寸一直遵守着摩尔定律不断地缩小。然而MOS 管栅介质厚度越来越小，已接近其极限。二氧化硅的栅介质在IOnm厚度以下时(硅材料的加工极限一般认为是10纳米线宽)，将出现隧道电流增大，针孔缺陷和性能失效可靠性变差等问题。为了解决这些问题，一些集成电路研究制造机构已经开始探索，采用高k栅介质材料代替SW2表现出了很好的效果，Intel公司的45nm高k制程技术就是很好的例子，已经引领了人们对高K栅介质材料进行了广泛的研究。目前研究最为火热的高k栅介质材料就是HfO2，它的介电常数为25 40，禁带宽度为5. 7eV,并且与Si的导带价带偏移值都大于1. 5eV,而且热稳定性好，500°C。另一个很有发展前景的就是La2O3，它的介电常数为30，禁带宽度为4. OeV，与硅衬底接触有很好的热稳定性。而高k栅介质研究中一种特殊结构是二元合金栅介质堆垛结构，它的组分没有严格的计量比，但是它结合了两种氧化物的优点，它们和硅的界面结合的非常好，界面态相当低，加上氧化层的禁带宽度大，可以降低隧穿电流。绝缘体上硅(SOI)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。此外，超薄的SiO2栅介质层还存在稳定的可靠性和均勻性等。在制备高质量的High-K介质层的方法中，等离子体增强型原子层沉积(PEALD)是很不错的选择。现有的栅介质的制作方法是直接在SOI上制作一个MOS电容器，但是由于 SOI材料中存在埋氧层，如果直接在材料两边长电极则会引入至少3个附加的界面层，这些界面层可以储存电荷，大大地影响了栅介质电学性能。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种MIS电容的制作方法，用于解决现有技术中MIS电容制备过程中引入的附加界面层过多及附加界面层过厚而影响其电学性能的问题。为实现上述目的及其他相关目的，本专利技术提供一种MIS电容的制作方法，至少包括步骤1)提供一 SOI衬底，在所述SOI衬底的顶层硅上刻蚀出多个相互独立的硅岛；2)去除各该硅岛表面的氧化层，然后在各该硅岛表面形成氮氧化合物钝化层；幻采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层表面形成HfLaO介质薄膜，并对所述HfLaO 介质薄膜进行氧等离子体处理；4)在所述HfLaO介质薄膜刻蚀出HfLaO介质薄膜岛；5)于所述HfLaO介质薄膜岛及所述硅岛表面形成光刻胶，并采用氯苯溶液对所述光刻胶进行浸泡，然后对所述光刻胶进行显影以形成在欲制备电极的位置具有窗口的光刻图形；6)于所述光刻图形表面形成金属层，然后采用金属举离工艺分别于所述HfLaO介质薄膜岛及硅岛表面形成第一电极及第二电极，并退火以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。在本专利技术的MIS电容的制作方法中，所述步骤幻还包括将所述HfLaO介质薄膜置于队中退火的步骤，其中，退火温度为400 600°C，退火时间为30 90s。在本专利技术的MIS电容的制作方法中，所述步骤2)中，采用体积比为0. 5% 1. 5% 的HF水溶液腐蚀所述硅岛表面以去除所述氧化层。在本专利技术的MIS电容的制作方法中，所述步骤2)中，将具有硅岛的SOI衬底置于 ALD反应腔中，先向所述ALD反应腔通入&并加上RF功率以产生0等离子体对SOI衬底进行处理，然后原位向所述ALD反应腔通入NH3,然后加上RF功率以产生N、H等离子体对所述 Si衬底或SOI衬底进行处理，以在其表面形成氮氧化合物钝化层。在本专利技术的MIS电容的制作方法中，所述步骤3)中，以4Hf作为 HfO2的反应前驱体，La[N(TMS)J3作为La2O3的反应前驱体，O2作为氧化剂，采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层表面形成HfLaO介质薄膜。在本专利技术的MIS电容的制作方法中，所述步骤4)中，先制作光刻图形，然后采用 3%的HF溶液刻蚀所述HfLaO介质薄膜至所述硅岛表面以形成所述HfLaO介质薄膜岛ο在本专利技术的MIS电容的制作方法中，所述步骤5)中，采用氯苯溶液浸泡的时间为 4 6min。在本专利技术的MIS电容的制作方法中，所述步骤6)中，采用磁控溅射法于所述光刻图形表面依次形成厚度为5 15nm的Ti层及厚度为50 150nm的Pt层以形成所述金属层。在本专利技术的MIS电容的制作方法中，所述步骤6)中，于体积比为15 25 1的 N2、H2混合气中进行退火，退火温度为400 500°C，退火时间为2 ％iin，以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。如上所述，本专利技术的MIS电容的制作方法，具有以下有益效果于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位02，NH3等离子体处理Si表面的技术，在HfLaO介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对用于进行金属举离工艺的光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺，让光刻胶边缘圆滑，从而也使得后面的金属举离工艺更简单而精确。 采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，可以有效的提高MIS电容的电学性能。附图说明图1显示为本专利技术的MIS电容的制作方法制作流程示意图。图2 图3显示为本专利技术的MIS电容的制作方法步骤1)所呈现的结构示意图。图4显示为本专利技术的MIS电容的制作方法步骤2)所呈现的结构示意图。图5显示为本专利技术的MIS电容的制作方法步骤3)所呈现的结构示意图。图6显示为本专利技术的MIS电容的制作方法步骤4)所呈现的结构示意图。图7显示为本专利技术的MIS电容的制作方法步骤5)所呈现的结构示意图。图8 图9显示为本专利技术的MIS电容的制作方法步骤6)所呈现的结构示意图。元件标号说明S1-S6步骤1) 步骤6)101 103SOI 衬底103顶层硅104硅岛105氮氧化合物钝化层106HfLaO 介质薄膜107HfLaO介质薄膜岛108光刻图形109Ti 层110Pt 层111第一电极112第二电极具体实施例方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：程新红，曹铎，贾婷婷，王中健，徐大伟，夏超，宋朝瑞，俞跃辉，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：