与非闪存中的退化的早期检测制造技术

描述了用于通过在读取操作期间测量一组(例如页)NAND闪存单元的阈值电压(VT′s)的离散度来对NAND闪存中的退化进行早期检测的技术。在本发明专利技术的实施例中，用于存储器单元的读取操作的完成时间(TTC)值用作阈值电压(VT′s)的离散度的代理。离散度分析器确定该组TTC值的离散度。在一个实施例中，在最大和最小TTC值之间的增量用作离散度测量值。如果所测量的TTC离散度与基准离散度值的差大于所选的量，则提供报警信号以指示存储器的页已经退化。可以使用报警信号来采取合适的动作、诸如将数据移动到新的页。

【技术实现步骤摘要】
与非闪存中的退化的早期检测相关申请本申请的专利技术人的相关申请(该相关申请是共同转让的申请并且与本申请同时 ^) ^^^^"Early Detection of Degradation in NOR Flash Memory (NOR 巾白勺退化的早期检测)”。在可获得时即可提供序号。
本公开总的来说涉及非易失性半导体存储器，并且更具体地涉及用于通过NAND 闪存中的性能退化的早期检测来提高NAND闪存的可靠性的技术。
技术介绍
EEPROM和闪存(N0R和NAND)使用浮置门(TO)来存储表示信息的电荷。这些存储器设备遭受在编程/擦除循环之后的退化机制。它们还遭受存储单元的不稳定的擦除。 与NOR闪存相比，NAND闪存的特定矩阵结构导致更多的“读取干扰”错误。当通过读取物理上接近干扰的单元或与干扰的单元共享控制线的另一单元而改变在存储器单元(memory cell)中的电荷量时，发生“读取干扰”。单个读取干扰事件不会产生电荷内容上的足以产生错误的改变，但是累积的读取干扰则可能最终产生电荷内容上的足以产生错误的改变。为了提高的存储密度而每单元存储多于一位的技术和兴趣的缩放(baling)要求更紧密的制造和操作容差。对于更密集的EEPROM和闪存需要强调不可避免的偶然性位错误这一认识导致包括误差校正码的解决方案。多级单元(MLC)闪存设备可以通过将晶体管的浮置栅极充电到不同的所选的阈值电压(Vt)电平而每个存储器单元存储多个位，并由此在将位模式(bit pattern)映射到特定的电压电平时使用单元的模拟特性(analog characteristic) 0在NAND闪存的情况下，在概念上，通过将所选的读取电压(Vkead)电平顺序地施加到单元的浮置栅极来读取MLC 设备的VT。典型地，选择电压范围使得在每个范围之间具有防卫带(guardband)，以有助于确保正常的Vt分布不重叠。在NOR闪存中，单元并联连接到位线，这允许单元被单独地读取和编程。Tieniu Li的公开的美国专利申请20080307270 (2008年12月11日)描述了在主机设备上实现的用于检测NAND中的新出现的坏块的方案，包括至少保持在读取操作期间的错误的部分历史。Nishihara等人的公开的美国专利申请20100214847描述了 NAND闪存系统，该系统被认为通过包括外围电路(该外围电路包括用于存储和检索(retrieving)由存储器控制器使用的已校正的读取电压的装置)，来减少从芯片到芯片的读取干扰特性的变化。存储器控制器执行数据输入/输出控制和闪存上的数据管理，在写入时添加误差校正码(ECC)， 并且在读取时分析误差校正码。假定存储器内容的退化是随着时间和编程/擦除循环的次数而进展的并且是不可避免的，因此需要早期报警统，该系统在数据仍被正确地读取时检测退化并且可以采取解决措施而不损失数据。这样的系统可以独立地存在或与误差校正方案互补地使用以进一步提高EEPROM和闪存的可靠性和操作寿命。
技术实现思路
在本公开中本专利技术的实施例描述了用于通过在读取操作期间测量一组(例如页) NAND闪存单元的阈值电压(V/ s)的离散度来对NAND闪存中的退化进行早期报警的技术。 通过这样的早期报警系统，例如，通过识别处于将要毁坏的风险中的数据(该数据然后可以响应于退化的早期征兆而被恢复(refresh)或者在闪存芯片中移动)，可以延长闪存的操作寿命。并且，通过显著地扩大Vt随时间的分布来识别退化的早期征兆。特别对于新写入的数据将有可能被首先读取的应用，这将导致设备的操作寿命被延长到如下的极限，即(a)存在数据可以移动到其中的可用空间，和(b)与退化机制用来损坏新写入的数据所花的时间相比，这些更新的动作花费显著更少的时间来重建数据。在(b)的极限中，NAND闪存芯片的操作可以扩展到一个点，在该点，芯片中的数据的更新和移动变得频繁得足以使得闪存芯片是易失性的，但是仍然保留其正确的功能性和数据完整性。在本专利技术的实施例中，在读取操作中的完成时间(time-to-completion) (TTC) 值中的离散度用作读取操作中询问的存储器单元中的阈值电压(V/ s)的离散度的代理 (proxy)。TTC是从触发感测放大器以估计位线分离到存储器单元的读取操作中那些位线中的完全电压发展的时间。在这样的实施例中，NAND闪存单元结构的读取控制器包括用于测量位线的完全电压发展的完成时间(TTC)和向离散度分析器(Dispersion Analyzer)报告TTC的装置。离散度分析器获得读取的页中每个单元的TTC数据，并且确定该组TTC值的离散度。在一个实施例中，在最大和最小TTC值之间的增量(delta)用作离散度测量值 (measurement) 0然后将所测量的TTC离散度与基准离散度值比较。如果所测量的TTC离散度与基准离散度值相差大于所选的量，则提供报警信号以指示存储器的页退化。存储系统中的更高级管理可以使用报警信号来采取合适的动作、诸如将数据移动到新的页或将退化的页标记为坏的。在一个实施例中，将TTC作为模拟电压报告，并且离散度分析器确定在最大和最小电压模拟电压值之间的分布，作为该页的TTC值的离散度的测量值。替代的实施例包括NAND闪存存储器的集成系统，其提供用于在单个读取操作中基于V/ s的离散度的误差校正码的软信息。早期报警系统也可以用作为从存储器读取的数据的正确性分配概率的基础。利用单个读取，软信息可以添加到读取数据，这允许对于高密度闪存使能新颖的编码和解码方案。单个读取意指在没有读取吞吐量性能损失的情况下实现软信息的检索。由于每个单元的Vt在理想分布中的位置可以利用如该公开中描述的早期退化检测系统来估计，在一个实施例中，来自每个单元的数据可以具有根据来自每个单元的Vt与理想分布的平均值有多远而分配的置信度级别。按照本专利技术的闪存设备的实施例可以在固态驱动器(SSD)中使用。附图说明图I示出现有技术的NAND闪存单元结构。图2A示出图I的现有技术的NAND闪存单元的读取操作的所选的时序曲线。图2B示出图1的一组现有技术的NAND闪存单元的读取操作的所选的时序曲线， 其示出该组的时序曲线的可能范围。图3示出按照本专利技术的实施例的NAND闪存页中所选的组件。图4示出按照本专利技术的实施例的完成时间测量单元的所选的功能性设计块。图5示出按照本专利技术的实施例的离散度分析器的所选的功能性设计块。图6示出按照本专利技术的实施例的离散度分析器中使用的最大电压检测器的设计。具体实施例图1示出现有技术的NAND闪存单元结构20。注意，具有任意有效编程的Vt电平的其它存储器单元与所询问(queried)的NAND闪存单元串联放置。(注意这不是NOR闪存的情况。)NAND结构化的单元被划分为两个单元串，即，作为实际的存储器阵列的左手列晶体管示出的单元串(a)和作为右手列基准晶体管的单元串(b)。单元结构20包括逐位验证(BV)电路21a、21b，其连接到两个位线BLai，BLbi中的每一个。两个位线和BV电路共享类似于DRAM的开放位线架构的公共READWRITE(R/W)电路。R/W电路在读取操作中作为触发器型差分感测放大器22工作并且在编程/写入操作中作为数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：LM弗兰卡尼托，RL加尔布雷思，TR奥恩宁，
申请(专利权)人：日立环球储存科技荷兰有限公司，
类型：发明
国别省市：