本发明专利技术公布了一种基于CPLD的电脑横织机控制器中电磁铁延时关断方法。现有技术中电磁铁延时关断时间由ARM等芯片来处理，关断速度收到ARM芯片效率和频率的限制，无法做到高速，且关断延时时间的修改受到其他任务的影响，关断时间不精确。本发明专利技术方法中单片机发送电磁铁延时关断时间，CPLD接收到时间后将延时和所要控制的电磁铁地址保存到数据存储队列中同时导通对应地址的电磁铁，CPLD比对内部计数器的数值和数据存储队列的输出端数值，当两者数值相等时CPLD关断相对应的电磁铁同时删除数据存储队列输出端的数值。本发明专利技术缩短程序修改周期，提高电磁铁延时关断的速度，杜绝了烧毁电磁铁的现象。
【技术实现步骤摘要】
本专利技术涉及电脑横织机领域，特指是电脑横织机控制器中电磁铁延时关断的方法，具体是一种基于CPLD的电脑横织机控制器中电磁铁延时关断的方法。
技术介绍
在现有的技术中，电脑横织机控制器中电磁铁延时关断方法通常是基于单片机或者ARM为核心，用软件实现算法，过多的使用延时使得控制器的速度受到限制，不能满足电脑横织机高速运行的要求。其次，修改单片机或者ARM的软件算法中电磁铁延时复杂，易受到其他任务的干扰，一旦电磁铁没有在指定的延时关断将会导致电磁铁烧毁。
技术实现思路
本专利技术的目的就是克服现有技术的不足，提出一种基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，解决了现有的电脑横织机控制中电磁铁延时关断方法中速度受限的缺点。本专利技术的基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，依赖于如下硬件装置单片机控制电路、自定义总线缓冲器、CPLD控制电路、译码电路、光电耦合器电路、电磁铁驱动电路，单片机控制电路的输出端输出数据到自定义总线缓冲器上，CPLD接收来自自定义总线缓冲器上的数据，CPLD控制电路的输出端与译码电路的输入端连接，译码电路的输出端与光电耦合器的输入连接，光电耦合器的输出端连接电磁铁驱动电路。单片机控制方法具体步骤如下Al 单片机将自定义总线缓冲器上的最高三位置为100并向自定义总线以右对齐的方式填充电磁铁延时关断时间的二进制数值；A2 如果单片机内部存储数据是要控制动作三角电磁铁，则执行A3，否则执行A4 ； A3 单片机将自定义总线缓冲器上的最高三位置为011并向自定义总线缓冲器以右对齐的方式填充所要控制的动作三角电磁铁的地址的二进制数值；A4 单片机将自定义总线缓冲器上的最高三位置为010并向自定义总线缓冲器以右对齐的方式填充所要控制的选针电磁铁的地址的二进制数值。CPLD控制电路包括延时保存电路、第一数据存储队列、第二数据存储队列、第一数据输出电路和第二数据输出电路，所述队列延时保存电路控制方法具体包括以下步骤Bl 检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为100，则执行B2，否则继续执行Bl ；B2 =CPLD将自定义总线缓冲器上的除高三位外的数据以右对齐的方式保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器中。所述第一数据存储队列实现方法具体包括以下步骤Cl 检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为010，则执行C2，否则继续执行Cl ；C2 把当前高速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第一数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第一数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的选针电磁铁； C3 如果第一数据存储队列满信号为1，则继续执行C3，否则执行C4 ； C4 将第一数据存储队列输入端的数据存入索引A所对应的地址中，索引A+1 ； C5 如果索引A=索引B-1，则输出第一数据存储队列满信号为1。所述第二数据存储队列实现方法具体包括以下步骤Dl 检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为011，则执行D2，否则继续执行Dl ；D2 把当前低速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第二数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第二数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的动作三角电磁铁； D3 如果第二数据存储队列满信号为1，则继续执行D3，否则执行D4 ； D4 将第二数据存储队列输入端的数据存入索引C所对应的地址中，索引C+1 ； D5 如果索引C=索引D-1，则输出第二数据存储队列满信号为1。所述第一数据输出实现方法具体包括以下步骤El 检测第一数据存储队列的输出端低位的数据，如果等于当前高速计数器的数值且第一数据存储队列为空信号为0，则执行E2，否则继续执行El ； E2 关断第一数据存储队列输出端高位所对应选针电磁铁； E3 索引 B-I ；E4 如果索引B=索引A，则第一数据存储队列为空信号输出1，否则第一数据存储队列为空信号输出0。所述第二数据输出实现方法具体包括以下步骤Fl 检测第二数据存储队列的输出端低位的数据，如果等于当前低速计数器的数值且第二数据存储队列为空信号为0，则执行F2，否则继续执行Fl ；F2 关断第二数据存储队列输出端高位所对应动作三角电磁铁； F3 索引 D-I ；F4 如果索引D=索引C，则第二数据存储队列为空信号输出1，否则第二数据存储队列为空信号输出0。本专利技术的有益效果本专利技术提高了电脑横织机的运行速度，并且杜绝了电磁铁烧毁的现象，电脑横织机的稳定性大大提高，降低了电脑横织机后期维护成本。附图说明图1是本专利技术的硬件连接图。图2是本专利技术的单片机控制方法具体步骤图。图3是CPLD控制电路控制方法具体步骤图。具体实施例方式本专利技术的基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，依赖于如下硬件装置单片机控制电路、自定义总线缓冲器、CPLD控制电路、译码电路、光电耦合器电路、电磁铁驱动电路。本专利技术采用CPLD做硬件延时，准确可靠，能有效的降低单片机或者ARM的CPU占用率，延时时间准确可靠，同时延时时间可控，准确的关断电磁铁，防止电磁铁；Bsaa AmsX。如图1所示，单片机控制电路与自定义总线缓冲器连接，自定义总线缓冲器与 CPLD控制电路连接，CPLD的一个输出端与译码电路的输入端连接，译码电路的输出端与光电耦合电路的输入端连接，光电耦合电路的输出端与电磁铁驱动电路输入端连接。如图2所示，单片机控制方法具体步骤如下Al 单片机将自定义总线缓冲器上的最高三位置为100并向自定义总线以右对齐的方式填充电磁铁延时关断时间的二进制数值；A2 如果单片机内部存储数据是要控制动作三角电磁铁，则执行A3，否则执行A4 ； A3 单片机将自定义总线缓冲器上的最高三位置为011并向自定义总线缓冲器以右对齐的方式填充所要控制的动作三角电磁铁的地址的二进制数值；A4 单片机将自定义总线缓冲器上的最高三位置为010并向自定义总线缓冲器以右对齐的方式填充所要控制的选针电磁铁的地址的二进制数值。如图3所示，CPLD控制电路包括延时保存电路、第一数据存储队列、第二数据存储队列、第一数据输出电路和第二数据输出电路，所述队列延时保存电路控制方法具体包括以下步骤Bl 检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为100，则执行B2，否则继续执行Bl ；B2:CPLD将自定义总线缓冲器上的除高三位外的数据以右对齐的方式保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器中。所述第一数据存储队列实现方法具体包括以下步骤Cl 检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为010，则执行C2，否则继续执行Cl ；C2 把当前高速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第一数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：黄继业，高明煜，黄健，曾毓，何志伟，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。