一种5E类网络信息接口电路结构制造技术

本发明专利技术属于电子技术领域，提供了一种5E类网络信息接口电路结构，包括第一输入线、RJ45插头、RJ45插口、RJ45插口针片、IDC打线座、IDC打线座线路板以及第二输入线，该接口电路结构的电路板分为两层和八条线路，在八条线路之间形成用于平衡来自RJ45插头、RJ45插口和IDC打线座的八个线路的信号干扰的七个电容。本发明专利技术的优点在于通过线路板的合理布线使线路间产生电容，用这些电容平衡来自RJ45插头、RJ45插口和IDC打线座的八条线路的信号干扰，从而达到在100MHz的高频下传输信号。

【技术实现步骤摘要】

本专利技术属于电子
，涉及一种网络信息接口电路，具体涉及一种5E类网络信息接口电路结构。
技术介绍
现在使用的网络信息接口双绞线可分为3类、4类、5类和5E类(也称超五类)四种。其中3类适应了以太网(IOMHz)对传输介质的要求，是早期网络中重要的传输介质； 4类因标准的推出比3类晚，而传输性能与3类相比并没有提高多少，所以一般较少使用； 五类因价廉质优而成为快速以太网(100MHz)的首选介质；超五类UTP的用武之地是千兆位以太网(1000MHz)，现有技术中的5E类网络信息接口电路如采用图1、图2以及图3所示的连接方式进行设置，这种方式存在着大量的电磁干扰，严重影响了信息的传递，无法达到 100MHz的数据传输率，如果存在以上问题，将会引起双绞线的近端串扰(指双绞线中两线对之间的信号干扰程度)，从而使传输距离达不到要求。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术的现状，而提供一种相互干扰小、信息传输稳定可靠，传输速率快的5E类网络信息接口电路结构。本专利技术解决上述技术问题所采用的技术方案为一种5E类网络信息接口电路结构，包括第一输入线、RJ45插头、RJ45插口、RJ45插口针片、IDC打线座、IDC打线座线路板以及第二输入线所述的第一输入线与RJ45插头连接，RJ45插口针片设置在RJ45插口内， 所述的IDC打线座线路板设置在IDC打线座内，IDC打线座线路板与RJ45插口针片通过线路板连接端连接，第二输入线连接在IDC打线座上，其特征在于，该接口电路结构的电路板分为两层和八条线路，在八条线路之间形成用于平衡来自RJ45插头、RJ45插口和IDC打线座的八个线路的信号干扰的第一电容、第二电容、第三电容、第四电容、第五电容、第六电容以及第七电容，所述的IDC打线座线路板中的第一电容设置在第一条线路和第五条线路之间，第二电容设置在第二条线路和第五条线路之间，第三电容设置在第三条线路和第七条线路之间，第四电容设置在第三条线路和第八条线路之间，第五电容设置在第二条线路和第六条线路之间，第六电容设置在第四条线路和第六条线路之间，第七电容设置在第六条线路和第八条线路之间。为优化上述方案采取的措施具体包括在上述的一种5E类网络信息接口电路结构中，IDC打线座线路板在布线时分为两层，分别为底层线路和顶层线路。在上述的一种5E类网络信息接口电路结构中，所述的第一电容位于顶层线路中， 第二电容位于顶层线路中，第三电容位于顶层线路中，第四电容位于顶层线路中，第五电容位于底层线路中，第六电容位于底层线路中，第七电容位于底层线路中。在上述的一种5E类网络信息接口电路结构中所述的IDC打线座线路板中的第一电容的电容值为3pf，第二电容为3pf，第三电容为lpf，第四电容为1. 5pf，第五电容为 1. 5pf，第六电容为3pf，第七电容为3pf。在上述的一种5E类网络信息接口电路结构中，该网络信息接口电路能够在 IOOMHz的高频下传输信号。与现有技术相比，本专利技术的优点在于通过线路板的合理布线使线路间产生电容， 用这些电容平衡来自RJ45插头、RJ45插口和IDC打线座的八条线路的信号干扰，从而达到在100M Hz的高频下传输信号。附图说明图1是现有技术中RJ45插头在IOOMHz高频下的电路图；图2是现有技术中RJ45插口在IOOMHz高频下的电路图；图3是现有技术中IDC打线座在IOOMHz内高频的电子模型的电路图；图4是本专利技术的连接硬件图；图5是本专利技术的IDC打线座线路板的电路图；图6和图7是本专利技术的电路板布线图。具体实施例方式以下是本专利技术的具体实施例并结合附图，对本专利技术的技术方案作进一步的描述， 但本专利技术并不限于这些实施例。图中，第一输入线1 ；RJ45插头2 ;RJ45插口 3 ；RJ45插口针片4 ;IDC打线座5 ;IDC 打线座线路板6 ；第二输入线7 ；第一电容8 ；第二电容9 ；第三电容10 ；第四电容11 ；第五电容12 ；第六电容13 ；第七电容14 ；线路板连接端15。本5E类网络信息接口电路结构主要是通过线路板的合理布线使线路间产生电容，用这些电容平衡来自RJ45插头2、RJ45插口 3和IDC打线座5的八条线路的信号干扰， 从而达到在IOOMHz的高频下传输信号，这里硬件连接如图4所示，包括第一输入线1、RJ45 插头2、RJ45插口 3、RJ45插口针片4、IDC打线座5、IDC打线座线路板6以及第二输入线 7，所述的第一输入线1与RJ45插头2连接，在RJ45插口针片4设置在RJ45插口 3内，IDC 打线座线路板6设置在IDC打线座5内，IDC打线座线路板6与RJ45插口针片4通过线路板连接端15电连接，第二输入线7连接在IDC打线座5上。如图6和图7所示，为了克服信号干扰程度，保证信息的传递的高速率性，该接口电路结构的电路板分为两层和八条线路，这里两层分别为底层线路和顶层线路。如图5所示，在八条线路之间形成用于平衡来自RJ45插头2、RJ45插口 3和IDC 打线座5的七个线路的信号干扰的第一电容S(Cl)、第二电容9(C2)、第三电容10(C3)、第四电容11(C4)、第五电容12(C5)、第六电容13(C6)以及第七电容14(C7)，IDC打线座线路板 6中的第一电容S(Cl)设置在第一条线路和第五条线路之间，且形成的第一电容S(Cl)的电容值为3pf，并位于顶层线路中；第二电容9(C2)设置在第二条线路和第五条线路之间，形成的第二电容9(C2)的电容值为3pf，并位于顶层线路中，第三电容10(C3)设置在第三条线路和第七条线路之间，形成的第三电容10 (C3)的电容值也为lpf，并位于顶层线路中，第四电容11(C4)设置在第三条线路和第八条线路之间，形成的第四电容11 (C4)的电容值为1. 5pf ；并位于顶层线路中，第五电容12(C5)设置在第二条线路和第六条线路之间，形成的第五电容12(C5)的电容值为1.5pf，并位于底层线路中，第六电容13(C6)设置在第四条线路和第六条线路之间，形成的第六电容13(C6)的电容值为3pf，并位于底层线路中，第七电容14(C7)设置在第六条线路和第八条线路之间，形成的第七电容14(C7)的电容值为3pf， 并位于底层线路中，通过以上这样线路板的合理布线，使得各信号之间的干扰降至最低，最终保证能够在IOOMHz的高频下传输信号。 本文中所描述的具体实施例仅仅是对本专利技术精神作举例说明。本专利技术所属
的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本专利技术的精神所定义的范围。权利要求1.一种5E类网络信息接口电路结构，包括第一输入线(1)、RJ45插头Q)、RJ45插口 (3)、RJ45插口针片(4)、IDC打线座(5)、IDC打线座线路板(6)以及第二输入线(7)，所述的第一输入线⑴与RJ45插头⑵连接，RJ45插口针片(4)设置在RJ45插口(3)内，所述的IDC打线座线路板(6)设置在IDC打线座(5)内，IDC打线座线路板(6)与RJ45插口针片⑷通过线路板连接端(15)电连接，第二输入线(7)连接在IDC打线座(5)上，其特征在于，该接口电路结构的电路板分为两层和本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：许建华，樊金波，孙凤军，
申请(专利权)人：浙江一舟电子科技股份有限公司，
类型：发明
国别省市：