本发明专利技术涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
【技术实现步骤摘要】
本专利技术涉及集成电路
，特别是一种由纳米器件组成的基于阈值逻辑的SET/MOS混合结构的2:1复用器。
技术介绍
近半个世纪以来，集成电路一直按照摩尔定律迅速地发展。目前MOS管的特征尺寸已经进入小于100 nm的阶段。根据国际半导体发展路线图(ITRS)的预测，在未来10-15年中这种趋势仍将继续保持下去，在2020年MOS管的特征尺寸将小于10 nm。特征尺寸的不断缩小，使得微电子技术的发展越来越接近其物理极限。CMOS技术面临很大的挑战，器件的电学特性和可靠性出现了很多的问题，如短沟道效应，强场效应，漏极导致势垒下降效应等。作为一种基本的组合逻辑电路，复用器在信号传输、数据传递、数据总线控制等方面有重要的应用。目前复用器的设计主要由传统的CMOS器件构成。随着集成电路性能要求的提高，设计性能优良、集成度高、功耗低的复用器成为新的难点。传统的基于CMOS器件的复用器需要消耗较多的晶体管，功耗大，集成度不高，已经不能够满足新性能的要求。
技术实现思路
本专利技术的目的是提供一种基于阈值逻辑的SET/MOS混合结构的2:1复用器。本专利技术采用以下方案实现：一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于，包括输入端X、X1、X0；一反相器、由单端输入的SET/MOS混合电路构成，其输入端与所述输入端X连接；第一阈值逻辑门，其第一输入端与所述输入端X0连接；第二输入端与所述反相器的输出端连接；以及第二阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接第三输入端与所述第一阈值逻辑门的输出端连接；所述的第一、二阈值逻辑门分别由一多栅输入的SET/MOS混合电路构成，其阈值为1.5，其输出逻辑是根据输入的权重值计算出总输入值，并将总输入值与所述阈值进行比较，大于或等于所述阈值，则输出为1，否则输出为0。本专利技术利用SET/MOS混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的2:1复用器。该电路仅由2个阈值逻辑门和1个反相器构成, 共消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.7 nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS 2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。附图说明图1为阈值逻辑门示意图。图2为多栅输入SET/MOS混合电路原理图。图3为SET/MOS混合结构2:1复用器原理图。图4为2:1复用器瞬态特性曲线。具体实施方式下面结合附图及实施例对本专利技术做进一步说明。如图3所示，本专利技术提供一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于，包括输入端X、X1、X0；一反相器、由单端输入的SET/MOS混合电路构成，其输入端与所述输入端X连接；第一阈值逻辑门，其第一输入端与所述输入端X0连接；第二输入端与所述反相器的输出端连接；以及第二阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接第三输入端与所述第一阈值逻辑门的输出端连接；所述的第一、二阈值逻辑门分别由一多栅输入的SET/MOS混合电路构成，其阈值为1.5，其输出逻辑是根据输入的权重值计算出总输入值，并将总输入值与所述阈值进行比较，大于或等于所述阈值，则输出为1，否则输出为0。具体的，请参照图1和图2，本专利技术采用单电子晶体管(Single electron transistor, SET)和MOS管相混合的方式进行复用器的设计。作为新一代纳米电子器件的典型代表，SET在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。单电子晶体管能够与CMOS硅工艺相兼容的特点，使得SET/MOS混合结构成为单电子晶体管的一个重要研究方向。SET/MOS混合电路具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到了广泛的应用。此外，新型纳米器件可以不遵循传统的基于布尔逻辑的设计方法，而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂，能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，有望增强电路的功能，提高电路的集成度。本专利技术是基于阈值逻辑设计的。阈值逻辑的主要原理是根据输入的权重计算出总输入值，将总输入值与阈值进行比较得出输出逻辑。若总输入值大于等于阈值，则输出为1，否则为0。阈值逻辑要满足的逻辑方程为： (1)其中Wi为输入Xi对应的权重，n为输入的个数,θ为阈值。阈值逻辑门的示意图如图1所示。基于阈值逻辑的电路设计首先要确定电路的阈值逻辑表达式，关键是确定电路中各个输入的权重和电路的阈值。 本专利技术的复用器能够对多个二进制输入进行选择，输出一位的二进制数。2:1复用器根据选择信号的状态，选择输出两个输入中的一个，其输出的逻辑表达式如式(2)所示。2:1复用器的输出逻辑表达式转化为阈值逻辑表达式如式(3)，(4)所示，其中Y为中间的过渡态，为X经过反相器的输出值，最终的输出为F。 (2) (3) (4) 请参照图2，图2是多栅输入的SET/MOS混合电路结构。该电路由1个PMOS管，1个NMOS管和1个SET串联而成，具体包括：一PMOS管，其源极接电源端Vdd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，与所述NMOS管的源极连接。本专利技术利用多栅输入的SET/MOS混合电路实现2:1复用器的设计，将2:1复用器的输入连接到SET/MOS混合电路的输入，输入的权重体现在输入的耦合电容上。电路中PMOS管作为恒流源为整个电路提供偏置电流。由于SET正常工作的电流都很小，一般为nA数量级，所以PMOS管应该工作在亚阈值区。NMOS管的栅极偏压Vng是固定的，其值略大于NMOS管的阈值电压Vth, 使SET的漏极电压固定为Vng-Vth。栅压V1，V2，……，Vn通过电容耦合到库仑岛上。通过设置合适的电路参数，SET/MOS混合电路能够实现阈值逻辑门的功能。基于阈值逻辑的2:1复用器的原理图如图3所示。该电路仅由2个阈值逻辑门和1个反相器构成，其中反相器由单端输入的SET/MOS混合电路构成，即相对于所述阈值逻辑门，其输入端是单栅输入。2个阈值逻辑门的阈值均为1.5，输入X，X0，X1对应的权重均为1。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于，包括
输入端X、X1、X0；
一反相器、由单端输入的SET/MOS混合电路构成，其输入端与所述输入端X连接；
第一阈值逻辑门，其第一输入端与所述输入端X0连接；第二输入端与所述反相器的输出端连接；以及
第二阈值逻辑门，其第一输入端与所述输入端X1连接，第二输入端与所述输入端X连接第三输入端与所述第一阈值逻辑门的输出端连接；
所述的第一、二阈值逻辑门分别由一多栅输入的SET/MOS混合电路构成，其阈值为1.5，其输出逻辑是根据输入的权重值计算出总输入值，并将总输入值与所述阈值进行比较，大于或等于所述阈值，则输出为1，否则输出为0。
2.根据权利要求1所述的基于阈值逻辑的SET/MOS混合结构的2:1复用器，其特征在于：所述的阈值逻辑门的阈值逻辑满足逻辑方程：
其中...
【专利技术属性】
技术研发人员：魏榕山，陈锦锋，陈寿昌，何明华，
申请(专利权)人：福州大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。