【技术实现步骤摘要】
本专利技术涉及一种嵌入式设备缓冲存储器的处理方法，尤其是一种嵌入式设备低功耗混合Cache的实现方法，属于计算机存储器层次结构设计领域。
技术介绍
目前，对于以电池供电的便携式嵌入式设备而言，降低其整体功耗具有越来越大的现实意义。而在这些嵌入式设备中，Cache的功耗占整体功耗的40%左右，因此研究如何降低Cache的功耗成为嵌入式设备设计者普遍关注的问题。嵌入式系统通常采用固定容量的指令Cache和数据Cache，但是不同程序对指令Cache和数据Cache的需求是不平衡的，从而导致某种Cache的容量不足而另一种Cache却有空闲。而混合Cache却不存在这种问题，但混合Cache的容量一般都比较大，访问功耗也就比较大，降低了其普遍适用性。针对混合Cache的特点，前人提出一种低功耗分类访问方案，该方案通过增加一个类型指示位，将Cache的每一块动态化分为指令块和数据块，在访问过程中，只有类型匹配的块才被访问，从而可以过滤对不必要的存储体访问，节省了访问功耗。但该方案不能满足程序运行时对Cache容量的动态需求。申请号...
【技术保护点】
【技术特征摘要】
1.一种嵌入式设备低功耗混合Cache的实现方法，其特征在于：在嵌入式设备中通过以下步骤完成：
第一步、分别预先设置指令Cache和数据Chche的以下状态：初始状态S0、预备大容量状态S1、容量竞争状态S2、预备小容量状态S3、容量调整状态S4；所述初始状态S0为Cache容量、结构保持不变的状态;所述预备大容量状态S1为比目前Cache具有更大容量的Cache状态；所述容量竞争状态S2为指令Cache和数据Cache容量需求产生冲突的状态；所述预备小容量状态S3为比目前Cache具有更小容量的Cache状态；所述容量调整状态S4为对目前的Cache容量进行调整、重新分配指令Cache和数据Cache容量大小的状态；
第二步、建立以下各计数器
A.分别用于统计预定时间片内各状态下指令Cache和数据Cache访问次数的指令访问计数器I-AC和数据访问计数器D-AC；
B.分别用于统计在容量竞争状态下指令Cache和数据Cache有效路数的指令Cache的有效路计数器I-MC和数据Cache的有效路计数器D-MC；
C.分别用于统计在容量竞争状态下指令Cache和数据Cache缺失次数的指令Cache缺失次数计数器I-MC和数据Cache缺失次数计数器D-MC；
D.分别用于统计初始状态下指令Cache和数据Cache连续缺失次数的指令Cache连续缺失计数器I-CMC和数据Cache连续缺失计数器D-CMC；
E.分别用于统计在预备大容量状态下指令Cache和数据Cache额外路命中次数的指令Cache额外路命中计数器I-EWHC和数据Cache额外路命中计数器D-EWHC；
F.分别用于统计在预备小容量状态下指令Cache和数据Cache最近最少路命中数的指令Cache最近最少路命中计数器I-LRWHC和数据Cache最近最少路命中计数器D-LRWHC；
G.分别用于统计在预备小容量状态下指令Cache和数据Cache除最近最少命中路外次最近最少路命中数的指令Cache次最近最少路命中计数器I-SLRWHC和数据Cache次最近最少路命中计数器D-SLRWHC;
第三步、预置以下各边界值
a.作为初始状态下Cache状态转换条件之一的时间片边界值TSB；
b.作为判断指令Cache和数据Cache在不同状态下是否超出最大访问次数的访问边界值AB；
c.作为判断Cache容量是否超出当前程序需求的连续缺失边界值CMB；
d.作为判断是否带来不必要能耗的额外路命中边界值EWHB；
e.作为判断关闭最近最少命中路是否会导致性能损失的最近最少路命中边界数LRWHB；
第四步、每当程序段发生变化且进入下一个程序段时，根据对以下条件的逐一判断，进入相应状态及进行相应置数和状态设置：
条件A：如果I-CMC>CMB且I-MC+D-MC<8，则将I-AC和I-CMC置零，指令...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。