频率校正装置、方法及锁相回路制造方法及图纸

本发明专利技术提供一种频率校正装置，包含有逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；及一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，且该除法器的输出位数为于一校正循环内，被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。本发明专利技术还提供一种采用该频率校正装置的锁相回路以及一种频率校准方法。本发明专利技术的频率校正装置以及锁相回路中，通过内设的除法器来实现分频以及频率校准，从而能够减少电路布线面积以及降低制造成本。

【技术实现步骤摘要】
频率校正装置、方法及锁相回路
本专利技术涉及频率校正的装置及方法，尤指一种可透过对一频率信号进行除法运算与门控，以调整该频率信号的一振荡频率的频率校正的相关装置及方法。
技术介绍
随着无线通信技术演进，各式无线通信装置已普及于现代社会，如移动电话，个人数字助理(PersonalDigitalAssistant，PDA)等。这些通讯装置普遍包含有一压控振荡器(VoltageControlledOscillator，VCO)，用来提供一可调频率频率，以实现不同通讯算法。为产生一所欲的振荡频率，需要高准确度的频率校正，然而计算一振荡频率的一调整幅度，往往极为费时。而且，习知频率计数器需利用模拟电路实现，因此需额外布局面积。因此，如何经济地校正压控振荡器的频率已成为业界努力的目标。
技术实现思路
有鉴于此，有必要提供一个高效且能够降低成本的频率校正装置及其频率校正方法，以及一使用所述频率校正设备及方法的锁相回路。本专利技术揭露一种频率校正装置用来校正一频率信号的一振荡频率。该频率校正装置包含有一逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，其中该除法器的多个输出位数于一校正循环内被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。本专利技术另揭露一种锁相回路，其包括：一侦测器，用于根据一频率参考信号和一频率指示信号生成一微调电压；一压控振荡器，用于根据所述微调电压，以可调的频率产生一频率信号；以及一反馈回路，耦接于该压控振荡器的一输出及该侦测器的一输入之间。所述反馈回路包括：一逻辑单元，用于根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；一除法器，用于将该门控频率信号的频率除以一除数，以产生该频率指示信号，其中，所述除法器的多个输出位数在一个校正循环内被设置为所述除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。本专利技术另揭露一种频率校正方法，用于校正一频率信号的一振荡频率。所述频率校正方法包括步骤：根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号；在一个校正循环内将一除法器的多个输出位数设定为一除数；将所述门控频率信号的频率除以所述除数，以产生一频率指示信号；以及根据所述频率指示信号调整所述振荡频率。本专利技术提供的频率校正装置及方法以及采用该频率校正装置及方法的锁相回路中，用于其压控振荡器的频率校正过程为藉由内设的除法器实现，无须额外的布线面积，故可将电路面积及生产成本最小化。附图说明图1A为本专利技术一实施方式提供的锁相回路的示意图。图1B为本专利技术另一实施方式提供的锁相回路的示意图。图2A为图1A或图1B的锁相回路的除法器的示意图。图2B及图2C为图2A的除法器的信号时序图。图3A为图1A的锁相回路的另一实施方式的示意图。图3B为图1B的锁相回路的另一实施方式的示意图。图4为图3A以及图3B的锁相回路的信号时序图。图5A为图1A、1B、3A以及3B的锁相回路的除法器的计数结果、输出位数以及振荡频率的检索表。图5B为图1A、1B、3A以及3B的锁相回路的电压控制振荡器(VCO)的一频带图。图6为本专利技术一实施方式提供的频率校正装置的示意图。图7为图6的频率校正装置的频率校正流程图。具体实施方式在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。图1A为本专利技术一实施方式提供的一锁相回路(phase-lockedloop，PLL)40的示意图。该锁相回路40包含有一侦测器400、一压控振荡器(VoltageControlledOscillator，VCO)402及一反馈回路410。该侦测器400为用来根据一频率参考信号FREF及一频率指示信号FIND，以产生一微调电压VT。该压控振荡器402为用来根据该微调电压VT，以一可调频率产生一频率信号CLK。该反馈回路410包含有一逻辑单元412、一除法器414及一控制电路416。该逻辑单元412为用来根据指示一门控窗口(图未示)的一门控窗口信号GW来门控该频率信号CLK以藉由该门控窗口产生一门控频率信号CLK_g。该除法器414为用来将门控频率信号CLK_g的频率除以一除数N，以产生该频率指示信号FIND。最后，该控制电路416根据该频率指示信号FIND的一静态逻辑位准，调整频率信号CLK的一振荡频率f。简言之，为简单有效校正该压控振荡器的该振荡频率f，除法器414为进一步用来作为一计数器，以判断该振荡频率f是否符合一目标频率，并据以指示该振荡频率f应调升或调降。由于该除法器414为反馈回路410中的一共同组件，如此的校正方法将不会增加布局面积。当然，亦可设计锁相回路40不进行校正流程，直接提供频率信号CLK(即正常模式)。在上述校正模式中，为先保持微调电压VT以固定该振荡频率f，且频率指示信号FIND为位于一静态逻辑位准，以指示该振荡频率f是否符合该目标频率。或者，如第1B图所示，该除法器414可分别提供频率指示信号FIND至控制电路416及提供该反馈频率至该侦测器400。具体的，请参考第2A图，第2B图及第2C图。第2A图为除法器414的一简化示意图。第2B图及第2C图为除法器414作为一计数器的信号的时序图。在第2A图中，除法器414包含有三级(分别为D型触发器500、501、502)，其中每一级皆被设置用来将门控频率信号CLK_g的频率除以二。只要D型触发器500、501、502的输出位数m[0]、m[1]、m[2]被来自控制电路416的一重置信号RST设定为该除数N(以第2B图及第2C图为例，N＝8)，输出位数m[0]、m[1]、m[2]中的一最高有效位(MostSignificantBit，MSB)m[2]即指示是否已计数超过门控频率信号CLK_g的八个循环(即该除数)。若已计数超过门控频率信号CLK_g的八个循环，最高有效位m[2]的逻辑位准于时间t0为高位准(如第2B图所示)。反之，若计数未达门控频率信号CLK_g的八个循环，则最高有效位m[2]的逻辑位准将如第2C图所示，于时间t0为低位准。换言之，藉由将输出位数于一校正循环内设定为所述欲定除数N，除法器414可作为一计数器，以判读振荡频率f是否符合一正比于除数N的目标频率。需注意的是，第2A图仅作为一说明范例，而实作上的电路可由各种可程序化的除法器实现，如PS计数器及多模除法器等。除此之外，为根据一门控信号GAT提供一门控窗口信号GW，如第3A图及第3B图所示，相较于上述锁相回路40，本专利技术另一实施方式的一锁相回路60可另包含有一D型触发器600。所述D触发器600包括一个输入端、一个用于获取所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.10.26 US 61/406,779;2011.03.23 US 13/070,4251.一种频率校正装置，用来校正一频率信号的一振荡频率，该频率校正装置包含有：一逻辑单元，用来根据一门控窗口信号门控该频率信号，以产生一门控频率信号；其中，该门控频率信号的停止振荡由该门控窗口信号控制；一除法器，用来将该门控频率信号的频率除以一除数，以产生一频率指示信号，该频率指示信号于该门控频率信号停止振荡后获得，且该频率指示信号表示所述振荡频率是否高于或低于一目标频率，其中该除法器的多个输出位数于一校正循环内被设为该除数；以及一控制电路，用于根据所述频率指示信号调整所述频率信号的振荡频率。2.如权利要求1所述的频率校正装置，另包含有一D型触发器，该D型触发器包含有一输入端、一用于接收一门控信号的频率端、一用来接收一重置信号的重置端，该D型触发器用来根据该重置信号及该门控信号，提供该门控窗口信号。3.如权利要求1所述的频率校正装置，其中，所述频率指示信号为所述多个输出位数的最高有效位。4.如权利要求1所述的频率校正装置，其中该除法器的多个输出位数中除最高有效位外的至少一输出位数，用来指示该振荡频率的一校正幅度。5.如权利要求1所述的频率校正装置，其中该逻辑单元为一与门，用来对该频率信号及该门控窗口信号进行“与”逻辑运算，并据以输出该门控频率信号。6.如权利要求2所述的频率校正装置，其中，所述除法器包括与该多个输出位数一一对应的多个级，所述多个输出位数共同指示所述除数，其中，所述多个级被所述重置信号在一个校正循环内根据所述多个输出位数进行设置。7.如权利要求1所述的频率校正装置，其中，所述控制电路根据所述频率指示信号的一个静态逻辑位准来调整所述频率信号的振荡频率，所述门控窗口信号代表一门控窗口，所述静态逻辑位准由所述门控窗口获得。8.一种锁相回路，包括：一侦测器，用于根据一频率参考信号和一频率指示信号生成一微调电压；一压控振荡器，用于根据所述微调电压，以可调的频率产生一频率信号；以及一反馈回路，耦接于该压控振荡器的一输出及该侦测器的一输入之间，所述反馈回路包括：一逻辑单元，用于根据一个门控窗口信号门控所述频率信号，以产生一门控频率信号，该门控频率信号的停止振荡由该门控窗口信号控制；一除法器，用于将该门控频率信号的频率除以一除数，以产生该频率指示信号，该频率指示信号于该门控频率信号停止振荡后获得，且该频率指示信号表示所述振荡频率是否高于...

【专利技术属性】
技术研发人员：卓宜贤，薛育理，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：