外延晶片制造技术

本发明专利技术涉及外延晶片。假定r(m)表示GaN衬底(10)的半径，t1(m)表示GaN衬底的厚度，h1(m)表示在形成外延晶片(20)之前的GaN衬底(10)的翘曲，t2(m)表示AlxGa(1-x)N层(21)的厚度，h2(m)表示外延晶片的翘曲，a1表示GaN的晶格常数并且a2表示AlN的晶格常数，由下面的表达式1得到的值t1确定为GaN衬底(10)的最小厚度：(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h＝0。形成厚度为至少该最小厚度(t1)且小于400μm的GaN衬底(10)。

【技术实现步骤摘要】

本专利技术涉及一种制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，更具体地，本专利技术涉及制造具有c面的GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，该GaN衬底用于通过在c面上相继堆叠包括 AlxGa(1_x)N层和GaN层的至少两层来制造外延晶片。
技术介绍
一般，GaN(氮化镓)衬底用作为半导体器件例如发光二极管(LED)或激光二极管 (LD)的衬底。当将具有3. ^V的能量带隙和高导热系数的GaN施加于半导体器件的衬底时，能够在GaN衬底的后表面上提供电极，且能够降低半导体器件的驱动(工作)电压。这种GaN 衬底通过 K. Motoki 等人例如在 “Pr印aration of LargeGaN Substrates”，Materials Science and Engineering B93 (2002)，pp. 123-125 中描述的方法制造。该文献公开了 GaN衬底通过以下步骤制造首先，通过HVPE(氢化物气相外延)在 GaAs (砷化镓)衬底上形成具有60 μ m厚度的GaN的缓冲层。其后，通过HVPE在缓冲层上形成具有500 μ m厚度的GaN层。其后，移除GaAs衬底，并通过抛光得到具有495士 10 μ m 厚度的GaN衬底。然而，根据前述文献，由大块GaN单晶体在厚度方向上不会切割很多GaN衬底，因此，为得到GaN衬底会不利地需要高成本。为了降低每个GaN衬底的成本，希望得到通过制造具有大厚度的GaN锭并由该锭在厚度方向上切割多个GaN衬底的制造GaN衬底的技术。然而，如果由该锭切割的GaN衬底具有如上述文献中描述的495 士 10 μ m的厚度，取决于在该GaN衬底上形成的半导体器件需要的翘曲(wrap)性能，该厚度可能是过大的。在这种情况下，不能充分地降低成本。当为进一步降低成本优选由该锭切割具有更小厚度的GaN衬底时，具有小厚度的 GaN衬底当受到例如抛光的工作时可能会破裂。即使GaN衬底保持不破裂，当在GaN衬底上形成外延层时包括GaN衬底和外延层的外延晶片也可能会明显翘曲。在这种情况下，不能执行光刻等以在该外延晶片上形成电极，且外延晶片不能用于半导体器件。
技术实现思路
因此，本专利技术的目的在于提供一种制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，该GaN衬底允许形成具有不大于需要水平的翘曲的外延晶片并能够降低成本。根据本专利技术的制造GaN衬底的方法是通过下列步骤来制造用于通过在c面上相继堆叠包括Al组分χ大于0且不大于0. 3以及厚度大于0且不大于30nm的AlxGaa_x)N层和 GaN层的至少两层制造外延晶片的具有c面的GaN衬底的方法假定tl (m)表示GaN衬底的厚度，Hm)表示GaN衬底的半径，t2表示AlxGaa_x)N层的厚度，χ表示AlxGaa_x)N层中的 Al组分，h(m)表示外延晶片的翘曲，al表示GaN的晶格常数并且a2表示AlN的晶格常数， 由下面的表达式得到的值tl确定为GaN衬底的最小厚度(1. 5X 10nxtl3+l. 2 X IO11X t23) X {1/(1. 5 X IO11 X tl)+1/(1. 2X IO11X t2)}/ {15. 96XxX (l-a2/al)} X (tl+t2) + (tl X t2) / {5. 32XxX (l-a2/al)} - (r2+h2)/2h = 0… (表达式1)然后，由GaN锭切割具有至少该最小厚度且小于400 μ m的厚度的GaN衬底。为得到上述表达式1，本专利技术人已深入研究了确定具有上述结构的外延晶片使用的GaN衬底的厚度的方法。换句话说，满足外延晶片的设定翘曲h的最小厚度可以由上述表达式1确定，因此，通过由一个锭切割厚度为至少所确定的最小厚度且小于400 μ m的每个GaN衬底，能增加在厚度方向上得到的GaN衬底的数量。因此，可以制造能减少形成的外延晶片的翘曲不大于需要水平且能得到降低成本的GaN衬底。在制造包括多个AlxGa(1_x)N层的外延晶片使用的GaN衬底的情况下，t2表示多个 AlxGa(1_x)N层的总厚度。此外，在该情况下，χ表示最大占用总厚度t2的A lxGa(1_x)N层中Al 组分比。Al组分χ用摩尔比表示。优选地，在制造GaN衬底的上述方法中，在切割GaN衬底的上述步骤中形成具有至少100 μ m且小于250 μ m的厚度，至少最小厚度的GaN衬底。当最小厚度小于IOOym时，设置GaN衬底的厚度为至少100 μ m，以便易于处理GaN衬底并能增加在厚度方向上由一个锭可以制造的GaN衬底的数量。此外，当最小厚度小于100 μ m时，设置GaN衬底的厚度小于250 μ m,以便能够制造可更容易处理的GaN衬底。在根据本专利技术一方面的制造外延晶片的方法中，执行以下步骤首先，通过上述制造GaN衬底的方法制造上述GaN衬底。在该GaN衬底的c面上形成AlxGa(1_x)N层。在该 AlxGa(1_x)N层上形成GaN层。根据本专利技术该方面的制造外延晶片的方法，即使在GaN衬底上形成AlxGaa_x)N层和GaN层，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，制造的外延晶片能够用于半导体器件，且由于制造GaN衬底的成本降低，能够以低成本制造外延晶片。在根据本专利技术另一方面的制造外延晶片的方法中，执行以下步骤首先，通过上述制造GaN衬底的方法制造上述GaN衬底。在该GaN衬底的c面上形成GaN层。在该GaN层上形成Alxfeia_x)N层。在该AlxGa(1_x)N层上形成另一 GaN层。根据本专利技术该方面的制造外延晶片的方法，即使在GaN衬底上以该顺序形成GaN 层、AlxGa(1_x)N层和GaN层，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，制造的外延晶片能够用于半导体器件，且由于制造GaN衬底的成本降低，能够以低成本制造外延晶片。在根据本专利技术的制造半导体器件的方法中，执行以下步骤首先，通过上述制造外延晶片的方法制造外延晶片。然后，在外延晶片上形成电极。根据本专利技术的制造半导体器件的方法，即使在外延晶片上形成电极，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，由于制造GaN衬底的成本降低，能够以低成本制造半导体器件。根据本专利技术的外延晶片包括GaN衬底、形成在GaN衬底的c面上的Alxfeia_x)N层和形成在AlxGaa_x)N层上的GaN层。GaN衬底的厚度小于250 μ m。外延晶片的翘曲不大于 100 μ m0根据本专利技术的外延晶片，通过上面的表达式1能够将GaN衬底的厚度减小到通常不能得到的小于250 μ m的水平，并能够将外延晶片的翘曲减小到不大于100 μ m。根据本专利技术的制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，将形成的外延晶片的翘曲减小到不大于需要水平，并能够降低GaN衬底的成本。当结合附图时，由本专利技术的以下详细描述，本专利技术的上述和其它目的、特征、方面和优点将变得更加明显。附图说明图1是示出根据本专利技术第一实施方案的外延晶片的示意剖视图；图2是示出根据本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中西文毅，三浦祥纪，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：