一种纠正固定错误的数据校验与纠错方法技术

本发明专利技术提供了一种纠正固定错误的数据校验与纠错方法，其包括：错误图样检测，获取固定错误的位置与类型；伪信息序列生成；特征序列生成，编码器根据错误图样与伪信息序列生成特征序列；数据编码，生成码字；特征序列恢复，解码器根据输出码字的冗余数据恢复出相应的特征序列；数据解码，恢复出原始信息序列。本发明专利技术在纠正单个比特固定错误时具有很低的复杂度和编解码时延，尤其采用并行编解码策略时，能获得更低的编解码时延，在相变随机存取存储器等错误可检测，同时要求低延时的应用场景中，具有很大的实用价值。同时，本发明专利技术的码长可根据实际需求的误码率进行自适应调节，以获得最优的编码效率。

【技术实现步骤摘要】

本专利技术涉及存储器领域，更具体的，涉及相变随机存取存储器中错误校验与纠错编码方法，尤其是固定错误的校验与纠错方法。
技术介绍
相变随机存取存储器(PhaseChange Random Access Memory，PCRAM)是一种新型的随机存储技术，也是作为下一代存储器的最有力竞争者。其通过存储介质材料在晶态和非晶态之间的导电性差异来存储数据比特“0”和“ 1 ”。PCRAM介质在生产过程中会产生坏位(bit)，为确保PCRAM存储数据的可靠性，一般需要在应用系统或芯片中检测出坏位的位置与类型，然后把坏位的数据纠正过来，这称为数据校验与纠错(Error Checking and Correcting，ECC)。一般而言，PCRAM介质在生产过后，需要经过各种检测技术来标记其中的坏位，包括错误位置与错误类型(称为错误图样)，这种在生产过程中产生的，永久固定的错误称为固定错误，而且在其后的使用过程中， 通过一些电路技术可以保证其不再产生随机错误。传统的纠错方法是采用线性分组码、循环码或者其他的纠错码来进行纠错，如汉明码，BCH码，RS码等。但是上述的这些纠错码都是针对随机错误而设计的，其需要的冗余数据会比较大，如(7,4)汉明码，纠正一个错误，需要3位冗余，码率只有57.1% ；纠错算法的复杂度与时延也比较高，如BCH的算法，其采用大块数据的编码方法，译码复杂度非常高，带来的译码时延，芯片面积，功耗等都非常大。PCRAM作为一种随机存取存储器，针对其错误的特点，需要设计一种编解码复杂度低，延时小的数据校验与纠错方法，来保证其数据的可靠性和存储器的性能。专利
技术实现思路
本专利技术目的在于针对相位随机存取存储器中的错误特点，提供一种新的数据校验与纠错方法来保证数据的可靠性，同时具有码率高，编解码复杂度低，延时小等特点。本专利技术提供，其包括错误图样检测； 伪信息序列生成；特征序列生成；数据编码；特征序列恢复；数据解码；并行编解码策略； 自适应码率。1)错误图样检测获取固定错误的位置与类型。用户信息数据到达，编码器查询欲存储区域是否存在错误，若有错，则获取错误图样，错误图样一般在生产之后存储在某个固定区域。如果固定为“ 1 ”，则称其为“ 1-型错误”，如果固定为“0”，则称“0-型错误”。。2)伪信息序列生成在原始信息序列的首位添加一个冗余比特，一般添加“0”作为冗余比特；3)特征序列生成编码器根据获得的错误图样与伪信息序列生成特征序列；特征序列的长度与伪信息序列一致，根据固定错误的类型，其取值有两种a)若固定错误为“1-型错误”，则特征序列为全1序列；4b)若固定错误为“0-型错误”，则特征序列为全0序列；4)数据编码编码器根据特征序列与伪信息序列生成码字；编码函数为序列模2 加法运算。5)特征序列恢复解码器根据输出码字的冗余数据恢复出相应的特征序列；特征序列恢复的类型有两种a)若输出码字的首位为“1”，则特征序列为全1序列；b)若输出码字的首位为“0”，则特征序列为全0序列；6)数据解码解码器根据特征序列与输出码字，恢复出伪信息序列，截掉伪信息序列的首位冗余比特，即恢复出原始信息序列。解码函数为序列模2加法运算。7)并行编解码策略原始信息数据可以并行通过编码器，其编码效果与串行输入一致；输出码字也可以并行通过解码器，其解码效果与串行输入一致，但是并行编解码策略带来的时延比串行策略要小很多，代价是芯片面积与功耗有所增加。8)自适应调节码长，根据误码率需求改变码的长度，而冗余校验数据不变，从而获得更好的编码效率；a)若原始误码率较低，或需求的误码率较低，则可增加信息序列长度，其他操作保持不变； b)若原始误码率较高，或需求的误码率较高，则可减小信息序列长度，其他操作保持不变。 本专利技术能够纠正单个比特固定错误；码率高，不论码长为何值，只需一位冗余数据，且可动态调节；编码器复杂度很低，时延小，只需做序列模2加法运算；解码器复杂度低，时延小，也只需做序列模2加法运算。本专利技术特别适用于只存在固定错误的相变随机存取存储器。附图说明图1是相变随机存取存储器中数据表示示意图图2是相变随机存取存储器中错误图样示意图图3是本专利技术编解码整体框架结构示意图图4是本专利技术串行编码流程示意图5是本专利技术串行解码流程示意图6是本专利技术并行编码策略示意图7是本专利技术并行解码策略示意图8是本专利技术自适应调节码长的流程示意图。具体实施例方式下面结合附图对本专利技术的具体实施方式进行详细说明。图1是使用本专利技术的相位随机存取存储器的数据表示示意图，当采用短而高的电流脉冲作用于相变材料时，其呈现非晶态，此时表现为半导体特性，反射率低，电阻率高，用来表示数据“1”；当采用长而低的电流脉冲作用于相变材料时，其呈现结晶态，此时表现为金属特性，反射率高，电阻率低，用来表示数据“0”。图2是使用本专利技术的相位随机存取存储器的错误图样示意图，当需要把信息数据块中的数据(用M(i，j)表示)，写入存储区域块中的存储单元(用C(i，j)表示)时，(注 这里i表示行号，j表示列号)，由于存储单元存在固定错误，使得存储数据可能发生错误， 难以保证其可靠性。假设信息数据与存取区域的错误图样如图2所示，则存储单元C(l，4) 与C(4，6)固定为“0”，不论写入何值，其读出值始终为“0”，而存储单元C(2，7)与C(3，2) 固定为“1”，不论写入何值，其读出值始终为“1”。对照信息数据块可知，M(l, 4)和M(3，2) 的值为“1”，M0和W4，6)的值为“0”。因此，M(l，4)与C(l，4)不吻合，读出将出错；M(3， 2)与C (3，2)吻合，读出将不出错；M(2，7)与以2，7)不吻合，读出将出错；M(4,6)与C (4，6) 吻合，读出将不出错。图3是本专利技术的编解码整体框架结构示意图，写入数据时，用户信息数据M经过编码器后，得到输出码字C，然后写入存储介质PCRAM ；读出数据时，用户从存储介质中获取数据码字C'，经过解码器后，得到恢复信息数据M'。本专利技术提出第一实施例，给出串行策略时，本专利技术的编解码方法。编码器假设采用的码长为N，则用户信息序列长度为(N-I)。如图4所示，当写入请求到达，编码器接收到用户信息数据序列，即M = [X1, X2,…，Xn-J.(1)然后在其首位添加一个冗余比特“0”，得到伪信息序列，即权利要求1.，其包括(1)错误图样检测，获取固定错误的位置与类型；(2)伪信息序列生成，在原始信息序列的基础上添加一个冗余比特；(3)特征序列生成，编码器根据获得的错误图样与伪信息序列生成特征序列；(4)数据编码，编码器根据特征序列与伪信息序列生成码字；(5)特征序列恢复，解码器根据输出码字的冗余数据恢复出相应的特征序列；(6)数据解码，解码器根据特征序列与输出码字，恢复出伪信息序列，截掉伪信息序列的冗余比特，即可恢复出原始信息序列。(7)并行编解码策略，数据并行经过编解码器，以获得更小的时延。(8)自适应调节码长，根据误码率需求调节码的长度，而冗余校验数据不变，从而获得更优的编码效率。2.根据权利要求1所述的编解码方法，其特征在于存在固定错误的存储单元无论输入为何值，输出保持固定为“0”或者“1”，如果固定为“1”，则称其为“1-型错误”，如果固定为“0”本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：康旺，张有光，吴大畏，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：