用于非易失性存储器系统的多页准备命令技术方案

公开了用于非易失性存储器系统的多页准备命令。多页准备命令提供可用于使非易失性存储器器件为即将到来的多页编程操作作准备的数据。主机控制器可在多页编程操作之前使用这些命令来优化对多页编程命令的使用。非易失性存储器器件可使用这些命令来配置非易失性存储器以为后续操作作准备，例如为后续操作改变命令顺序或使用最优化的命令集。

【技术实现步骤摘要】
【国外来华专利技术】
本主题总地涉及受管理的非易失性存储器(NVM)的访问和管理。
技术介绍
闪存是一类电可擦除可编程只读存储器(EEPROM)。因为闪存是非易失性的并且相对密集，所以它们被用于在手持式计算机、移动电话、数字相机、便携式音乐播放器和其他存储方案(例如磁盘)不适用的许多其他设备中存储文件和其他持续性对象。NAND是能够像诸如硬盘或存储卡之类的块器件那样被访问的一类闪存。每个块由若干页(例如64-128页)构成。典型的页大小是4KB-8KB字节。NAND器件可具有多个管芯，其中每个管芯具有4096-8192个块。与每个页相关联的是用于差错检测和校正校验和的存储的数个字节。读取和编程是以页为单位执行的，擦除是以块为单位执行的，并且块中的数据只能被顺序写入。NAND依赖于差错校正码(ECC)来针对在正常器件操作期间可能翻转的比特进行补偿。当执行擦除或编程操作时，NAND器件可检测未能编程或擦除的块并将这些块在不良块映射图中标记为不良的。数据可被写入到另一不同的、良好的块，并且不良块映射图被更新。受管理的NAND器件将原始NAND与存储器控制器相组合以处理差错校正和检测， 以及NAND存储器的存储器管理功能。商业上，可在球栅阵列(BGA)封装中或者支持标准化处理器接口的其他集成电路(IC)封装(例如多媒体存储卡(MMC)和安全数字(SD)卡)中获得受管理的NAND。受管理的NAND器件可包括可利用一个或多个芯片选择信号来访问的数个NAND器件或管芯。芯片选择是在数字电子设备中用来从连接到同一总线的若干个芯片中选择一个芯片的控制线。芯片选择通常是大多数IC封装上的命令管脚，该命令管脚将器件上的输入管脚连接到该器件的内部电路。当芯片选择管脚被保持在非活动状态中时， 芯片或器件忽略其输入管脚的状态的变化。当芯片选择管脚被保持在活动状态中时，芯片或器件就好像其是总线上的唯一芯片那样作出响应。开放NAND闪存接口工作组(ONFI)为NAND闪存芯片开发了一种标准化的低级别接口，以允许来自不同厂商的合格NAND器件之间的互操作性。ONFI规范版本1. 0规定 TS0P-48、WS0P-48、LGA-52和BGA-63封装中的NAND闪存的标准物理接口(管脚输出)；用于读取、写入和擦除NAND闪存芯片的标准命令集；以及用于自识别的机制。ONFI规范版本 2.0支持双通道接口，其中奇数芯片选择(也称为芯片使能或“CE”)连接到通道1并且偶数CE连接到通道2。物理接口对于整个封装不应具有多于8个CE。虽然ONFI规范允许了互操作性，但当前的ONFI规范并没有充分利用受管理的 NAND方案。
技术实现思路
公开了用于非易失性存储器系统的多页准备命令。多页准备命令提供可用于使非易失性存储器器件为即将到来的多页编程操作作准备的数据。主机控制器可在多页编程操作之前使用这些命令来优化对多页编程命令的使用。非易失性存储器器件可使用这些命令来配置非易失性存储器以为后续操作作准备，例如为后续操作改变命令顺序或使用最优化的命令集。附图说明图1是包括耦合到受管理的NVM封装的主机处理器的示例性存储器系统的框图。图2示出了用于图1的受管理的NVM封装的示例性地址映射。图3示出了包括不良块替换的图2的地址映射。图4示出了用于接收多页准备命令的NVM封装。图5是示例性多页准备操作的时序图。图6是主机控制器为多页准备命令处理执行的示例性过程的流程图。图7是非易失性存储器器件为多页准备命令处理执行的示例性过程的流程图。具体实施例方式存储器系统概述图1是包括耦合到受管理的NVM封装104 (例如NAND器件)的主机控制器102的示例性存储器系统100的框图。NVM封装104可以是BGA封装或其他IC封装，包括多个NVM 器件108 (例如多个原始NAND管芯)。存储器系统100可用在多种设备中，包括但不限于 手持式计算机、移动电话、数字相机、便携式音乐播放器、玩具、指状驱动器、电子邮件设备以及任何其他想要或需要非易失性存储器的设备。就这里使用的而言，原始NVM是被外部主机处理器管理的存储器器件或封装，并且受管理的NVM是包括诸如差错校正、耗损均衡、 不良块管理等等之类的至少一个内部存储器管理功能的存储器器件或封装。在一些实现方式中，NVM封装104可包括用于利用内部芯片选择信号通过内部通道访问和管理NVM器件108的控制器106。内部通道是控制器106与NVM器件108之间的数据路径。控制器106可执行存储器管理功能(例如耗损均衡、不良块管理)并且可包括用于检测和校正数据差错(例如翻转的比特)的差错校(ECC)引擎110。在一些实现方式中，ECC引擎110可实现为控制器106中的硬件组件或实现为由控制器106执行的软件组件。在一些实现方式中，ECC引擎110可位于NVM器件108中。在一些实现方式中，主机控制器102和NVM封装104可通过主机可见的通信通道 (“主机通道”)来传输信息(例如控制命令、地址、数据)。主机通道可支持标准接口，例如原始NAND接口或双通道接口，例如ONFI规范版本2. 0中描述的那种。主机控制器102还可提供主机芯片使能(CE)信号。主机CE是主机控制器102可见的，以便选择主机通道。在示例性存储器系统100中，NVM封装104支持CE隐藏。CE隐藏允许了单个主机 CE被用于NVM封装104中的每个内部通道，从而减少了支持NVM封装104的接口所需要的信号的数目。可利用地址空间和地址映射将存储器访问映射到内部通道和NVM器件108，如参考图2和3所述。可利用由控制器106生成的内部CE信号来使能各个NVM器件108。示例性地址映射 图2示出了用于图1的受管理的NVM封装104的示例性地址映射。具体地，该映射可用于包括多个管芯的受管理的NAND器件，其中每个管芯可能包括多个平面。在一些实擦除。CAU例如可以是单个平面或单个管芯。CAU大小是CAU中的可擦除块的数目。将利用图2的示例性存储器体系结构来描述映射。对于此示例性体系结构，块大小被定义为可擦除块中的页的数目。在一些实现方式中，对于每4k字节的数据，有16字节的元数据可用。其他存储器体系结构也是可能的。例如，元数据可被分配以更多或更少字节。图2所示的地址映射允许了使用原始NAND协议来对NAND块进行读取/编程/擦除并且允许了使能优化性能的额外命令。NVM封装104包括用于管理NAND的数据可靠性的 ECC引擎(例如ECC引擎110)。从而，主机控制器102不需要包括ECC引擎110或以其他方式出于可靠性目的处理数据。NVM封装104将CAU定义为能够与其他CAU同时或并行访问(例如将数据从NAND 存储器单元移动到内部寄存器)的区域。在此示例性体系结构中，假定所有CAU包括相同数目的块。在其他实现方式中，CAU可具有不同数目的块。以下的表I描述了用于访问CAU 中的页的示例性行地址格式。表I-示例性行地址格式R RRCAUWX参考表I，示例性的η比特(例如24比特)行地址可以按以下格式被呈现给NAND 器件中的控制器。CAU是表示管芯或平面的号码(例如整数)。“块”是由 CAU号码标识的CAU中的块偏移量，并且“页”是由“块”标识的块中的页偏移量。例如，在每个块有128本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：威蒂姆·克梅尔尼特斯基，尼尔·雅各布·瓦卡拉特，塔霍马·托尔科斯，丹尼尔·杰弗里·波斯特，安东尼·珐，
申请(专利权)人：苹果公司，
类型：发明
国别省市：