本发明专利技术公开了一种像素阵列，包括储存电容，所述像素阵列上涂布有色阻区，所述色阻区包括所述储存电容的第一色阻区，以及所述储存电容之外的其它区域的第二色阻区；所述第一色阻区的厚度大于所述第二色阻区的厚度，且所述储存电容之外的其他区域的厚度等于维持像素阵列色度的最小厚度值，以使得所述储存电容的面积减小时，所述像素在一个帧的周期内保有所需的电位。本发明专利技术还提供一种像素阵列的制作方法。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，特别涉及一种。
技术介绍
随着液晶显示技术的不断发展，对液晶显示功能的要求越来越高。液晶显示器中的具有彩色滤波的薄膜晶体阵列(Color filter on Array,C0A)包括液晶单元，所述液晶单元设置有储存电容。请参阅图1，图1为现有技术中COA的部分俯视图，依次包括有R、G、B像素。储存电容11设置在各像素中，当COA的表面都是用普通掩膜normalmask时，COA中各区域的厚度一致。譬如，请参阅图2A-2B，图2A为储存电容11的剖视图，图2B为储存电容11之外的其它区域的剖视图。现有技术中，由于各像素表面的色阻区都是通过普通掩膜normal mask 照射而成，因此像素中各区域的厚度一致，即储存电容11的厚度tl等于储存电容11之外的其它区域的厚度t2。由于储存电容11表面面积较大，导致开口率降低，从而降低了整体穿透率。但是如果直接将储存电容11的表面面积Sl减小，则将减少彩色滤波阵列的电容，进而影响彩色滤波阵列的电位保持率(holding ratio)。
技术实现思路
本专利技术的一个目的在于提供一种像素阵列，以在减小储存电容面积的情况下，仍能够保保有所需的电位。为解决上述问题，本专利技术提供了一种像素阵列，包括储存电容；所述像素阵列上涂布有色阻区，所述色阻区包括所述储存电容的第一色阻区，以及所述储存电容之外的其它区域表面的第二色阻区；所述第一色阻区的厚度大于所述第二色阻区的厚度，且所述储存电容之外的其他区域的厚度等于维持像素阵列色度的最小厚度值，以使得所述储存电容的面积减小时，所述像素在一个帧的周期内保有所需的电位。在本专利技术的像素阵列中，所述第二色阻区通过灰色调掩膜照射形成。在本专利技术的像素阵列中，所述第二色阻区通过半色调掩膜照射形成。在本专利技术的像素阵列中，所述色阻区的材料为负光阻。在本专利技术的像素阵列中，所述色阻区为红色阻、绿色阻和蓝色阻其中之一。本专利技术的另一个目的在于提供一种像素阵列的制作方法，以在减小储存电容面积的情况下，仍能够保持所需电位。为解决上述问题，本专利技术提供了一种像素阵列的制作方法，所述像素阵列包括有储存电容，所述方法包括以下步骤在所述像素阵列上涂覆一色阻区；在所述的储存电容之外的其它区域设置一灰色调掩膜或一半色调掩膜；在该像素阵列上通过该灰色调掩膜或半色调掩膜对所述色阻区照射光，使得所述储存电容上的色阻区形成为第一色阻区，所述储存电容之外的其他区域形成为第二色阻区。在本专利技术的像素阵列的制作方法中，所述第一色阻区的厚度大于所述第二色阻区的厚度，且所述储存电容之外的其他区域的厚度等于维持像素阵列色度的最小厚度值，以使得所述储存电容的面积减小时，所述像素在一个帧的周期内保有所需的电位。在本专利技术的像素阵列的制作方法中，所述色阻区的材料为负光阻。在本专利技术的像素阵列的制作方法中，所述色阻区为红色阻、绿色阻和蓝色阻其中之一。本专利技术相对于现有技术，在减小储存电容面积的情况下，所述像素阵列在一个 frame的周期内仍保有所需的电位。为让本专利技术的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下附图说明图1为现有技术中彩色滤波阵列的俯视图；图2A-2B为现有技术中彩色滤波阵列不同区域的剖视图；图3为本专利技术中像素阵列的较佳实施例俯视图；图4A-4B为图3所示像素阵列不同区域的较佳实施例剖视图；图5为本专利技术中像素阵列的制作方法的较佳实施例流程图。具体实施例方式以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。请参阅图3，图3为本专利技术中像素阵列的较佳实施例的结构俯视图。在图3所示的实施例中，像素阵列依次包括有R、G、B像素，每个像素都包括有储存电容31，所述储存电容31内设置通孔32。每个像素还包括数据线33以及共电极线34。请一并参阅图4A和图4B，图4A为所述储存电容31的剖视图，图4B为所述储存电容31之外的其他区域的剖视图。本实施例中像素阵列上涂布有色阻区，包括所述储存电容 31的第一色阻区，以及所述储存电容31之外的其它区域的第二色阻区。本实施例中，所述第一色阻区的厚度大于所述第二色阻区的厚度。在本实施例中，所述色阻区的材料为负光阻，且所述色阻区为红色阻、绿色阻和蓝色阻其中之一。在具体实施过程中，所述第一色阻区通过普通掩膜normal mask照射形成。所述第二色阻区通过灰色调掩膜gray-tone mask或者半色调掩膜half-tone mask照射而成， 当然所述第二色阻区也可以通过其它的掩膜照射而成，只要使得所述第一色阻区的厚度大于所述第二色阻区的厚度即可，此处不一一列举。请一并参阅图4A和图4B，形成有第一色阻区的储存电容31的厚度t3大于形成有第二色阻区的其他区域的厚度t4。在具体实施过程中，如要维持像素阵列的色度，所述储存电容31之外的其它区域的厚度t4需达到一定的厚度，则该区域的共电极线34与CF基板电极线35的距离d2将变小，此时，所述储存电容31的厚度t3也会更厚，则所述储存电容31处的共电极线34与彩色滤光(Color Filter, CF)基板电极线35的距离dl也将变小，导致共电极线34与CF基板电极线35的距离d变小，根据公式C= ε A/d ；当距离d减小时，液晶电容Clc(图未示)的电容增加，此时即便是将所述储存电容31的面积减小为S2，使得S2小于Si，所述像素阵列在一个frame的周期内仍保有所需的电位。而且，由于所述储存电容31的面积下降，使得开口率增加，所述像素阵列的整体穿透率也可得到提升。本专利技术提供的像素阵列，在所述储存电容31处形成第一色阻区，在所述储存电容 31之外的其他区域形成第二色阻区，且所述第一色阻区的厚度大于所述第二色阻区的厚度，使得所述储存电容31的厚度t3大于所述储存电容31之外的其它区域的厚度t4。而且，本专利技术中，所述储存电容31的面积S2小于现有技术中储存电容11 (图1)的面积Si，由于所述储存电容31之外的其它区域的厚度t4需等于维持像素阵列色度的最小厚度值，在将所述储存电容31之外的其它区域厚度t4增加后，所述储存电容31的厚度t3也将增加， 则所述共电极线34与CF基板电极线35的距离d将变小，则液晶电容Clc的电容增加，此时即便是将所述储存电容31的面积减小，所述像素阵列在一个frame的周期内仍保有所需的电位。图5为本专利技术中像素阵列的制作方法的较佳实施例的流程图，其中，所述像素阵列包括储存电容。在步骤S501中，在所述像素阵列上涂覆一色阻区。在步骤S502中，在所述储存电容之外的其它区域设置一灰色调掩膜或一半色调掩膜。在步骤S503中，在该像素阵列上通过该灰色调掩膜或半色调掩膜对所述色阻区照射光，使得所述储存电容上的色阻区形成为第一色阻区，所述储存电容之外的其他区域形成为第二色阻区。在具体实施过程中，所述第一色阻区的厚度大于所述第二色阻区的厚度，且保持所述储存电容之外的其它区域的厚度等于维持像素阵列色度的最小厚度值，以使得所述储存电容的面积减小时，所述像素单元在一个帧的周期内保有所需的电位。优选的，所述色阻区的材料为负光阻。优选的，所述色阻区为红色阻、绿色阻和蓝色阻其中之一。关于本专利技术提供的像素阵列的具体的描述请参阅上文，此处不再赘本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陈孝贤，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。