具有内置自测的DRAM存储器控制器及其方法技术

本发明专利技术涉及具有内置自测的DRAM存储器控制器及其方法。使集成电路经由存储器接口与至少一个动态随机存取存储器(DRAM)接口。接收多个用户测试选项。按照所述多个用户测试选项控制所述存储器接口的测试。存储作为所述存储器接口的测试结果而产生的测试数据。

【技术实现步骤摘要】

本专利技术涉及处理设备中的安全性。
技术介绍
板上动态随机存取存储器(DRAM)在基于集成电路(IC)，诸如系统级芯片(SoC)，的消费电子产品中的应用非常普遍。多个IC或SoC通过利用超过75个互连的大规模并行高速接口与DRAM接口，它们都必须满足非常紧的时间预算。随着每一代DRAM，时间预算逐渐变得更紧。当前，随着双数据速率3(DDR3)版本的DRAM，时间裕度可能只有几微微秒那么少或更少。IC和SoC严重依赖于其与DRAM的接口的稳定性。这种接口上的任何故障都会实际上致使最终产品无法使用。IC/SoC设计者、印刷电路板(PCB)设计者以及将所有部件集成到最终产品中的原始设备制造商(OEM)共同分担测试这种具有挑战性的接口的重担。视频/图形软件应用可以用于执行这种测试。软件工程师通常依靠稳定的硬件来进行强度测试并调试其应用。但是当硬件不稳定时，很难区分硬件故障和软件故障。这使得调试过程对双方而言都很难。即使假定软件应用是完全稳定的(没有程序错误)，如果发生故障，也无法提供任何有意义的硬件调试信息。这是因为应用大多是在实际硬件故障发生之后才检测并报告所述故障，并且因此无法保存故障本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R·古普塔，CC·叶，
申请(专利权)人：VIXS系统公司，
类型：发明
国别省市：