校正信号生成装置生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号。校正信号生成装置具有校正信号输出电路，该校正信号输出电路在与第1级数检测电路检测出的延迟单元的通过级数与第2级数检测电路检测出的延迟单元的通过级数的级数差对应的定时保持上述第1级数检测电路和第3级数检测电路检测出的延迟单元的通过级数，将所保持的上述第1级数检测电路的级数与上述第3级数检测电路的级数之差作为校正信号输出。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及输出用于对A/D转换装置的直线性进行校正的校正信号的校正信号生成装置以及使用该校正信号校正直线性的A/D转换装置。本申请基于2009年3月30日在日本提交申请的日本特愿2009-083483号并主张优先权，在此援引其内容。
技术介绍
以往作为以简单构成获得高分辨率的数字值的A/D转换装置，已知有图9所示的构成的A/D转换装置(参见专利文献1)。在图9所示的A/D转换装置300中，脉冲延迟电路81具有将分别由各种栅极电路构成的多个延迟单元(NAND1、BUFl.....BUF15)呈环状连接起来的构成，而作为该各延迟单元的电源电压，提供的是作为A/D转换对象的模拟输入信号(电压)Vin。当对该脉冲延迟电路81输入了环绕脉冲SP时，环绕脉冲SP以与上述电源电压对应的延迟时间依次通过各延迟单元，在脉冲延迟电路81内环绕。环绕脉冲SP所通过的延迟单元的级数由延迟单元的延迟时间、即被作为电源电压而提供的模拟输入信号Vin确定。脉冲通过级数检测电路82检测该级数(和环绕数)。锁存器&编码器83在从开始输入环绕脉冲SP起经过了 A/D转换的取样时间之后在输入锁存脉冲LP的定时，取入脉冲通过级数检测电路82的检测结果，将对此时的环绕脉冲SP的通过级数进行了编码得到的值作为A/D转换后的数字值Cout而输出。其中，在上述A/D转换装置300中，由于无法利用一次函数来表现延迟单元的延迟时间与电源电压的关系，因此表示模拟输入信号Vin与作为A/D转换结果的数字值Cout的关系的输入输出特性成为曲线。于是，提出了如下方法作为使输入输出特性接近理想直线的方法，即预先将作为A/D转换对象的模拟输入信号的电压范围分割为多个区域，获得A/ D转换的结果。然后求出通过直线将所获得的A/D转换结果的值彼此连接起来的近似式， 根据通过该近似式获得的坐标点对实际进行了 A/D转换的数字值进行校正(参见专利文献 2)。先行技术文献专利文献专利文献1 日本特开平5-259907号公报专利文献2 日本特开2004-274157号公报
技术实现思路
专利技术所要解决的课题然而，为了求出用于对A/D转换后的数据进行近似校正的转换式，需要实际对许多的基准电压进行A/D转换，求出与各基准电压对应的坐标点处的A/D转换数据，使用求出的多个A/D转换数据来设定转换式，因此存在设定转换式较为复杂的问题。本专利技术就是基于对上述课题的认识而完成的，其目的在于提供一种通过生成对于 A/D转换装置的输入输出特性进行校正的校正信号，从而能够在不必实际对许多的基准电压进行A/D转换的情况下容易地校正A/D转换装置的输入输出特性的校正信号生成装置。另外，其目的还在于提供一种使用该校正信号校正A/D转换后的数字值，从而能获得接近理想直线的输入输出特性的A/D转换装置。解决课题的手段本专利技术涉及的校正信号生成装置生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号，其中，该校正信号生成装置具有第1级数检测电路，其具有将使第 1脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间的延迟单元进行多级连接而成的第1脉冲延迟电路、和检测上述第1脉冲信号通过上述第1脉冲延迟电路内的延迟单元的级数的第1脉冲通过级数检测电路；电平移位电路，其输出使上述模拟输入电压的电压电平移位后的模拟电压；第2级数检测电路，其具有将使第2脉冲信号延迟与通过上述电平移位电路对电压电平进行了移位后的模拟电压的大小对应的延迟时间的延迟单元进行多级连接而成的第2脉冲延迟电路、和检测上述第2脉冲信号通过上述第2脉冲延迟电路内的延迟单元的级数的第2脉冲通过级数检测电路；第3级数检测电路，其具有将使第3脉冲信号延迟与作为预先设定的电压值的模拟基准电压的大小对应的延迟时间的延迟单元进行多级连接而成的第3脉冲延迟电路、和检测上述第3脉冲信号通过上述第3脉冲延迟电路内的延迟单元的级数的第3脉冲通过级数检测电路；以及校正信号输出电路，其在与上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数的级数差对应的定时，保持由上述第1级数检测电路和上述第3级数检测电路检测出的延迟单元的通过级数，将所保持的上述第1级数检测电路的级数与上述第3 级数检测电路的级数之差作为校正信号输出。另外，还可以构成为本专利技术的上述校正信号输出电路在上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数的级数差成为预先确定的级数差的定时，保持由上述第1级数检测电路检测出的延迟单元的通过级数。另外，本专利技术的A/D转换装置将模拟输入电压转换为数字信号，其具有第4级数检测电路，其具有将使第4脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间的延迟单元进行多级连接而成的第4脉冲延迟电路、和检测上述第4脉冲信号在预定时间内通过上述第4脉冲延迟电路内的延迟单元的级数的第4脉冲通过级数检测电路；第5级数检测电路，其具有将使第5脉冲信号延迟与作为预先确定的第2电压值的第2模拟基准电压的大小对应的延迟时间的延迟单元进行多级连接而成的第5脉冲延迟电路、和检测上述第 5脉冲信号在上述预定时间内通过上述第5脉冲延迟电路内的延迟单元的级数的第5脉冲通过级数检测电路；输出电路，其从由上述第4级数检测电路检测出的延迟单元的通过级数中减去由上述第5级数检测电路检测出的延迟单元的通过级数，将该相减后得到的延迟单元的通过级数作为数字信号输出；上述校正信号生成装置；以及校正电路，其根据从上述校正信号生成装置输出的校正信号，校正从上述输出电路输出的数字信号，输出该校正后的数字信号。还可以构成为，上述校正电路将从上述校正信号生成装置输出的校正信号与从上述输出电路输出的数字信号进行相加平均，输出该相加平均后的数字信号。本专利技术的A/D转换装置还可以构成为上述第2模拟基准电压与上述模拟基准电压相同。本专利技术的A/D转换装置还可以构成为还具有定时器电路，其在上述第2模拟基准电压与权利要求1所述的模拟基准电压与上述模拟输入电压相同的情况下，设定上述预定时间以使得上述第5级数检测电路检测出的延迟单元的通过级数与在上述校正信号输出电路中保持的上述第3级数检测电路的级数大致相同。专利技术的效果根据本专利技术，能提供生成用于对A/D转换装置的输入输出特性的弯曲(非直线性)进行校正的校正信号的校正信号生成装置，根据该校正信号对A/D转换后的数字信号输出值进行校正，能容易地将现有的A/D转换装置的输入输出特性转换为接近理想直线的特性。附图说明图1是表示本专利技术实施方式的校正信号生成装置的构成的框图。图2是表示本专利技术实施方式的校正信号生成装置的处理步骤的流程图。图3是表示本专利技术实施方式的校正信号生成装置的输入输出特性的一例的图表。图4是表示本专利技术实施方式的校正信号生成装置的输入输出特性的详细例的图表。图5是表示本专利技术实施方式的A/D转换装置的构成的框图。图6是表示本专利技术实施方式的校正信号生成装置的处理步骤的流程图。图7是表示本专利技术的实施方式的A/D转换装置的输入输出特性的一例的图表。图8是表示本专利技术的实施方式的A/D转换装置的输入输出特性的详细例的图表。图9是表示现有的A/D转换装置的构成的框图。具体实施例方式下面参照附图说明本发本文档来自技高网...
【技术保护点】
１．一种校正信号生成装置，其生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号，其中，该校正信号生成装置具有：第１级数检测电路，其具有将延迟单元进行多级连接而成的第１脉冲延迟电路、和检测上述第１脉冲信号通过上述第１脉冲延迟电路内的延迟单元的级数的第１脉冲通过级数检测电路，其中上述延迟单元使第１脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间；电平移位电路，其输出使上述模拟输入电压的电压电平移位后的模拟电压；第２级数检测电路，其具有将延迟单元进行多级连接而成的第２脉冲延迟电路、和检测上述第２脉冲信号通过上述第２脉冲延迟电路内的延迟单元的级数的第２脉冲通过级数检测电路，其中上述延迟单元使第２脉冲信号延迟与通过上述电平移位电路对电压电平进行了移位后的模拟电压的大小对应的延迟时间；第３级数检测电路，其具有将延迟单元进行多级连接而成的第３脉冲延迟电路、和检测上述第３脉冲信号通过上述第３脉冲延迟电路内的延迟单元的级数的第３脉冲通过级数检测电路，其中上述延迟单元使第３脉冲信号延迟与作为预先设定的电压值的模拟基准电压的大小对应的延迟时间；以及校正信号输出电路，其在与上述第１级数检测电路检测出的延迟单元的通过级数与上述第２级数检测电路检测出的延迟单元的通过级数的级数差对应的定时，保持由上述第１级数检测电路和上述第３级数检测电路检测出的延迟单元的通过级数，将所保持的上述第１级数检测电路的级数与上述第３级数检测电路的级数之差作为校正信号输出。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：加藤秀一，
申请(专利权)人：奥林巴斯株式会社，株式会社电装，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。