所公开的体系结构使用地址映射来将主机接口上的块地址映射到非易失性存储器（ＮＶＭ）器件的内部块地址。块地址被映射到用于选择由该块地址标识的同时可寻址单元（ＣＡＵ）的内部芯片选择。所公开的体系结构支持用于读、写、擦除和获取状态操作的一般性ＮＶＭ命令。该体系结构还支持用于支持平衡利用多ＣＡＵ体系结构的读写操作的扩展命令集。
【技术实现步骤摘要】
【国外来华专利技术】
本主题一般涉及对管理型(managed)非易失性存储器的访问和管理。
技术介绍
闪存是一种电可擦除可编程只读存储器(EEPROM)。由于闪存是非易失性的并且是相对密集的，因此它们被用来在手持式计算机、移动电话、数字相机、便携式音乐播放器以及其它存储方案(例如磁盘)不适合的许多其它设备中存储文件和其它永久对象。NAND是一种可像诸如硬盘或存储卡之类的块器件(block device)那样来访问的闪存。典型块大小是512字节的32页，其每个块大小是16KB的块大小。每块由多页组成。 典型的页大小是512字节。与每页相关联的是用于存储检错和纠错校验和的多个字节(例如，12-16字节)。读取和编程逐页地来执行，擦除逐块地来执行，并且块中的数据仅可被顺序地写入。NAND依赖于纠错码(ECC)来补偿在常规器件操作期间可能翻转(flip)的比特。 当执行擦除或编程操作时，NAND器件可以检测到未能进行编程或擦除的块并且在坏块映射关系中将这些块标记为坏的。数据可被写入不同的好块，并且坏块映射关系被更新。管理型NAND器件组合原始的NAND与存储器控制器，来处理纠错和检错以及NAND 存储器的存储器管理功能。在球栅阵列(BGA)封装件或支持标准化处理器接口的其它集成电路(IC)封装件，例如多媒体存储卡(MMC)和安全数字(SD)卡中，可商业获得管理型 NAND。管理型NAND器件可以包括可利用一个或多个芯片选择信号来访问的多个NAND器件或管芯。芯片选择是在数电中用来从连接到同一总线的数个芯片中选择一个芯片的控制线。芯片选择通常是大多数IC封装件上的、将器件上的输入管脚与该器件内的内部电路相连的命令管脚。当使芯片选择管脚保持在非活动状态时，芯片或器件忽视其输入管脚上的状态改变。当使芯片选择管脚保持在活动状态时，该芯片或器件就像其是该总线上的唯一芯片那样来作出响应。开放NAND闪存接口工作组(ONFI)已开发出了用于NAND闪存芯片的低层接口，以允许来自不同厂商的遵从器件之间的互操作性。ONFI规范版本1.0规定了 用于TS0P-48， WSOP-48, LGA-52和BGA-63封装件中的NAND闪存的标准物理接口(pin-out，接脚)；用于读取、写入和擦除NAND闪存芯片的标准命令集；以及用于自我标识的机制。ONFI规范版本 2.0支持双通道接口，其中奇数芯片选择(也称为芯片使能或“CE”)连接到通道1并且偶数CE连接到通道2。物理接口对于整个封装件来说将具有不多于8个CE。虽然ONFI规范允许互操作性，但是当前的ONFI规范未充分利用管理型NAND方案。
技术实现思路
所公开的体系结构使用地址映射来将主机接口上的块地址映射到非易失性存储器(NVM)器件的内部块地址。块地址被映射到用于选择由该块地址标识的同时可寻址单元 (CAU)的内部芯片选择。所公开的体系结构支持用于读、写、擦除和获取状态操作的一般性非易失性存储器命令。该体系结构还支持用于支持平衡利用多CAU体系结构的读写操作的扩展命令集。附图说明图1是包括被耦合到管理型NVM封装件的主机处理器的示例存储器系统的框图。图2A图示出了实现图2A的地址映射的管理型NVM封装件的示例地址映射。图2B是图1的示例NVM封装件的框图。图2C图示出了用于图1的管理型NVM封装件的示例地址映射方案。图2D图示出了包括坏块替换的图2C的地址映射方案。图3是使用带有地址的读命令的示例操作的流程图。图4是使用带有地址的写命令的示例操作的流程图。图5是使用带有地址的擦除命令的示例操作的流程图。图6A-6B是使用StrideRead(跨度读)命令的示例操作的流程图。图7是使用Mridefeite (跨度写)命令的示例操作的流程图。图8图示出了图1的NVM封装件中的命令队列的使用。图9是用于将命令记录在图8所示的命令队列中的示例处理的流程图。具体实施例方式存储器系统概述图1是示例存储器系统100的框图，包括耦合到管理型NVM封装件104(即，管理型NAND封装件)的主机处理器102。NVM封装件104可以是BGA封装件或其它IC封装件， 包括多个NVM器件108 (例如，多个原始NAND器件)。存储器系统100可被用在多种设备中，包括但不限于手持式计算机、移动电话、数字相机、便携式音乐播放器、玩具、拇指驱动器、电子邮件设备以及希望或需要非易失性存储器的任何其它设备。如这里所使用的，原始 NVM是由外部主机处理器管理的存储器件或封装件，并且管理型NVM是包括诸如纠错、耗损均衡(wear leveling)、坏块管理等之类的至少一个内部存储器管理功能的存储器件或封装件。在一些实现方式中，NVM封装件104可以包括用于利用内部芯片选择信号通过内部通道来访问和管理NVM器件108的控制器106。内部通道是控制器106与NVM器件108 之间的数据路径。控制器106可以执行存储器管理功能(例如，耗损均衡、坏块管理)并且可以包括用于检测并纠正数据错误(例如，翻转的比特)的纠错(ECC)引擎110。在一些实现方式中，ECC引擎110可被实现为控制器106中的硬件组件或者由控制器106执行的软件组件。在一些实现方式中，ECC引擎110可以位于NVM器件108中。高效地管理数据吞吐量的流水线管理模块112可以被包括。在一些实现方式中，主机处理器102和NVM封装件104可以通过主机可见的通信通道(“主机通道”)来传输信息(例如，控制命令、地址、数据)。主机通道可以支持标准接口，例如原始NAND接口或双通道接口，如在ONFI规范版本2. 0中所述的。主机处理器102 还可以提供主机芯片使能(CE)信号。主机CE是主机处理器102可见的以用来选择主机通道。在示例存储器系统100中，NVM封装件104支持CE隐藏。CE隐藏允许单个主机CE 被用于NVM封装件104中的各个内部通道，从而减少支持NVM封装件104的接口所需的信号数目。如参考图2A所述的，可利用地址空间和地址映射来将存储器访问(memory access) 映射到内部通道和NVM器件108。可以利用由控制器106生成的内部CE信号来使能各个 NVM 器件 108。示例地址映射图2A图示出了管理型NVM的示例地址映射关系。控制器106将在主机通道上接收的块地址映射到NVM器件108内部的具体块地址。为了辅助地址映射，控制器106向主机处理器102提供几何参数，包括但不限于管芯大小、块大小、页大小、元数据大小(MDS)、 行程(run)和跨度(stride)。行程和跨度参数使得主机处理器102能够生成页地址的高效序列。行程参数标识出NVM封装件104中当前利用主机CE和地址映射可同时寻址的CAU的数目。CAU可以是可从单个主机通道访问的、可与另一 CAU同时被写入或读取的NVM器件108的一部分。CAU 还可以是整个NVM器件108。跨度参数标识出CAU内的用于特定于厂商的操作命令的块的数目。在图2A所示的示例块映射中，NVM封装件104具有行程2 ( S卩，两个CAU)和跨度 4(即，每个CAU 4块)，允许主机处理器102生成8个块的切片(slice) :b0，bl，b2，b3，b4， I35，b6，b7。因此，切片是行程乘以跨度合计本文档来自技高网...
【技术保护点】
１．一种非易失性存储器（ＮＶＭ）封装件，包括：接口，可操作来接收块地址；多个同时访问单元，每个同时访问单元包含多个块；以及耦合到所述接口和所述多个同时可寻址单元的处理器，所述处理器可操作来将块地址映射到由所述块地址标识的所述多个同时可寻址单元中的一个同时可寻址单元中的块。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：塔霍马·托尔科斯，
申请(专利权)人：苹果公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。